FPGA|CPLD论坛今日: 0|主题: 11268|排名: 13

推荐主题

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


FPGA --- xilinx CLB资源详解--slice、分布式RAM和Block ram） 7人参与	thinkfunny 2019-8-1 15:14	7 583	黑皮橘子 2025-8-8 09:00
某公司硬件工程师笔试题目 122人参与 ...2 3 4 5 6..9	Allevi 2020-1-16 10:40	124 16405	XUEXUKE 2025-8-7 09:59
基于FPGA的UART设计 6人参与	Taio 2019-1-30 13:50	7 461	XUEXUKE 2025-8-6 16:31
Allegro-FPGA-System-Planner-中文介绍 16人参与 ...2	Diabloa 2019-1-11 11:00	16 1349	tdl 2025-8-6 16:07
黑魔书高速数字设计中文版 47人参与 ...2 3 4	Taio 2019-2-22 10:08	52 6700	雪若寒 2025-8-5 16:35
数字秒表的设计（VHDL） 8人参与	Zedd 2019-1-16 10:19	8 683	kingweison 2025-8-1 08:54
基于FPGA的电梯控制系统设计 7人参与	夏天的向日葵 2018-9-12 12:09	8 1108	XUEXUKE 2025-7-29 11:59
IIC学习设计资料 11人参与	House 2019-1-22 07:00	11 831	XUEXUKE 2025-7-29 11:10
FPGA设计中关于稳定和性能的技巧 3人参与	hogcat 2008-7-27 00:30	8 2130	kingweison 2025-7-17 08:49
差分晶振在高速 FPGA 上的应用 1人参与	HCI杭晶电子晶振 2025-7-11 14:37	1 164	Storm_change 2025-7-14 14:06
FPGA的信号采集模块设计与实现 14人参与 ...2	Allevi 2019-10-14 13:55	17 1114	瞪郜望源_21 2025-7-8 15:19
基于FPGA的多路回声消除算法的实现 2人参与	Ferrya 2019-1-14 11:13	2 549	philips 2025-7-7 18:37
基于ARM和FPGA的智能小车监控系统 9人参与	Taio 2019-9-2 09:14	9 581	lfforestpeak 2025-7-3 17:00
基于FPGA的无刷直流电机控制系统 10人参与	A-Lin 2019-8-27 07:30	13 749	瞪郜望源_21 2025-6-30 15:22
超前-滞后型DPLL提取位同步时钟的实现 ------- FPGA 11人参与	thinkfunny 2019-5-30 13:17	12 1304	Dc2025010227a 2025-6-30 13:16
电子设计教程类资料大全 505人参与 ...2 3 4 5 6..17	baojian510 2008-12-4 14:59	241 44668	瞪郜望源_21 2025-6-26 15:14
我想问一下关于毛刺的问题 1人参与	seagull5414 2008-10-29 08:44	11 2467	Dc2025010227a 2025-6-24 15:48
基于FPGA的PROFIBUS-DP从站IP软核的设计 6人参与	A-Lin 2019-8-26 14:13	6 670	fanhuasym 2025-6-24 15:30
精通Verilog HDL：IC设计核心技术实例详解 8人参与	Taio 2019-2-27 10:09	8 802	xuhuiyuan 2025-6-21 12:26
转——【FPGA开源教程连载】DDR2+千兆以太网 19人参与 ...2	Zedd 2019-4-1 09:34	19 4265	Dc2025010227a 2025-6-20 17:58
FPGA PCIE设计速成 172人参与 ...2 3 4 5 6..14	Ferrya 2019-11-7 10:41	201 29167	瞪郜望源_21 2025-6-20 11:54
时序仿真 10人参与	Zedd 2019-2-22 15:19	11 899	Dc2025010227a 2025-6-20 10:35
vivado简明教程 8人参与	Diabloa 2019-2-17 17:30	8 793	Dc2025010227a 2025-6-19 14:20
Camera+Link协议和FPGA的数字图像信号源设计 5人参与	A-Lin 2019-7-10 07:30	5 404	Dc2025010227a 2025-6-18 16:04
Vivado防止信号被综合掉的三种方法 7人参与	FPGA技术江湖 2021-4-1 16:57	9 1028	瞪郜望源_21 2025-6-18 15:34