EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 1 |主题: 34098|排名: 4

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 11 12 13 141516 17 18 19 ... 1364 / 1364 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


SI9000各阻抗计算说明 120人参与 ...2 3 4	wxc287939659 2011-4-19 15:57	52 6691	nanaxwx 2025-4-9 10:32
软硬结合板 8人参与	QIQIQIQAQ灬 2025-3-31 10:25	9 665	bingo-he 2025-4-7 11:51
Allegro导入IDX文件信息丢失严重 1人参与	七星海棠 2025-4-3 10:51	1 569	mnfvbnk 2025-4-3 16:05
各位大侠，allegro中沿走线的shape route keepout 是怎么生成的？ 16人参与	小枫残月 2016-2-22 08:48	13 7249	Dcec50VIW3AE 2025-4-3 10:35
哪位大神可以分享下JunSkill，多谢 38人参与 ...2 3	rikin8498 2020-1-18 08:48	48 7655	H520230316321 2025-4-2 20:44
cadence16.5的.xml格式的文件,求大侠指点 1人参与	mark8436 2012-1-31 10:34	1 1444	davy_j 2025-4-2 15:55
cadence多版本同时安装和切换,干货，分享给大家 21人参与 ...2	shineware 2015-12-2 12:39	22 5390	db-_- 2025-4-2 13:50
求指教：Allegro 17.2 Pad Editor打开无数据，目前补丁是083 3人参与	SNOW282008 2025-4-1 11:23	3 323	SNOW282008 2025-4-2 13:11
如何设置线宽快捷键。快速切换。 20人参与 ...2	18662578827 2019-4-17 21:21	23 5672	Dc2025031312a 2025-4-2 11:46
走差分线时，怎么设置过孔间的距离 41人参与 ...2 3	flywinder 2016-10-26 09:53	40 7279	xuphone 2025-3-31 23:33
哇赛，allegro 24.1居然支持纯中文，不需要改环境变量。 10人参与	vimgcc 2025-3-6 11:30	20 3127	一路向南23 2025-3-31 17:30
Allegro关于铺铜的疑问 2人参与	elec32156 2025-3-21 14:28	3 551	elec32156 2025-3-31 09:42
孔电流计算参数温升是什么？ 3人参与	jinputou 2025-3-28 17:08	5 407	db-_- 2025-3-29 11:50
allegro怎么导出odb++文件（附上图片） 30人参与 ...2 3	蓝色的天口 2015-12-1 08:41	31 25350	Trump_Lan 2025-3-28 17:49
allegro16.6导出DXF不显示盘中孔 3人参与	QIQIQIQAQ灬 2025-3-27 11:44	4 467	QIQIQIQAQ灬 2025-3-28 16:34
ALLEGRO PCB 短路端子较多，就一个短路问题，但爆出过个短路DRC？. 3人参与	jinputou 2025-3-27 20:44	3 422	七彩雨 2025-3-28 15:47
下载的这个drc_walk.il skill工具不会使用，帮忙看看 3人参与	jinputou 2025-3-26 13:20	5 369	jinputou 2025-3-27 20:21
第3方网表导入没有找到元件封装？ 3人参与	way 2025-3-26 14:13	3 289	way 2025-3-27 11:52
ALLEGRO倒入DXF文件很多不规则弧线消失 8人参与	wxsl711 2015-8-12 20:42	9 2829	ice201007 2025-3-27 11:32
orcad 17.4图面边框显示过大 1人参与	每天学一点 2025-3-26 16:23	1 269	Getaway 2025-3-27 11:21
Allegro使用SigXplorer快速设置规则出现错误，求助	hz20120501 2025-3-26 17:56	0 134	hz20120501 2025-3-26 17:56
ALLEGRO PCB 短路端子较多，修改主板后DRC多出几个DRC，如何快速找到DRC位置？ 5人参与	jinputou 2025-3-25 19:10	7 1993	db-_- 2025-3-26 13:40
根据位号导入器件高度到PCB中 5人参与	张小明1 2025-3-5 18:07	14 554	zfd552487261 2025-3-25 16:52
Cadence原理图用滚轮缩放时光标乱跑，且不以光标为中心缩放 2人参与	elec32156 2025-2-23 09:52	2 658	larry5075 2025-3-25 14:37
capture内存泄漏问题 2人参与	hdjun 2025-3-24 08:10	2 2129	centem2015 2025-3-25 08:27