找回密码
 注册
关于网站域名变更的通知
查看: 5070|回复: 17
打印 上一主题 下一主题

聊一聊源端匹配和终端匹配,请大神们指点!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-7-18 22:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
今天和同学兼同事的一哥们骑车上班,路上无聊,就聊到了源端匹配和终端匹配的问题,由于我们均是刚入职不久的小屌丝,理解不够深刻,特发帖求证和求指导!希望各位大神们,不吝赐教,畅所欲言!
0 m( P& a  N# u) z
+ j3 O" }9 Q* I2 x( h5 h; l我的理解
( J4 G$ V5 J; l; _, ^' Q7 u        源端匹配-----因为驱动源的内阻小于传输线的特征阻抗,所以要在源端串一个电阻,来使传输线认为驱动源的内阻和其内阻相等,这样整个系统(从驱动源到传输线,再到负载)的阻抗才是连续的,才不会产生反射。
0 w/ W1 \; X& ]6 P* q7 r% r        终端匹配-----因为负载的内阻小于传输线的特征阻抗,所以需要在终端串一个电阻,来使传输线认为驱动源的内阻和其内阻相等,这样整个系统(从驱动源到传输线,再到负载)的阻抗才是连续的,才不会产生反射。- \/ P1 i0 K/ r6 M+ Z4 I( K

9 ]) L" d# a' p4 X# A" D我同学的理解:
  F% o' T* |; b. P4 q" a  v; ^        源端匹配----是为了防止反射回来的信号,干扰驱动源再次发送的信号,才需要进行源端匹配。" z& T5 G4 d: P7 G$ o# Y/ o
        终端匹配----他没有发表意见。
9 E- \$ G8 h; v6 l公司仿真组同事意见:
* U0 `, g4 h7 }        源端匹配----他同意我的观点
" ~# t, O. Y" m+ F. q5 O        终端匹配----他不同意我的观点,他认为终端匹配必须是并联电阻到地,因为,他认为负载阻抗始终大于传输线阻抗. ~; B! u% \* x0 n- E6 L! u
% i+ U) B2 c' M$ b
请各位大神们给分析分析,谢谢!最好写出自己的理解,不要给个网址,或来一句“百度,谷歌”什么的!!!

该用户从未签到

推荐
发表于 2014-7-27 18:06 | 只看该作者
本帖最后由 kevin890505 于 2014-7-27 18:08 编辑
: B- G! I* c. A; K% c# W6 x3 d- H$ [4 k9 A3 B: H
其实具体的情况比较复杂,但是实际上理解的话要抓住几点:
; E* |# k9 H. |' `  C1,不管串联和并联都是一种手段,目的是为了让信号更好的从源端到终端;
' f9 c* d. E6 n2,一般来说,源端的输出阻抗一般都不大,而且随着高低电平不同阻抗也不一致;而终端接收端的阻抗一般很大,所以两者不是由三者的阻抗关系决定的;   
- G, q! N  c/ R3,假如没有电阻,信号从源端出来后,幅值会降低;而在到达终端时候由于近似开路,信号又会接近全反射;
% r1 ]# D) H5 y! t4,假如源端30欧,传输线60欧,终端1M欧。那么如何看待在源端串一个30的电阻和在终端并一个60欧的电阻又和区别?  假设信号是3V-0V% Z# a& c0 n+ x& t' m1 F
  前者信号在传递过程中,从信号源出来,由于分压效果,会以1.5V继续传播,到终端全反射,1.5+1.5=3V,信号回复,但是反射波形会传回源端,这时候串联的电阻会把这个波形吸收;
1 H1 _* ]7 Y2 R; X  _5 Z3 u  而后者的信号则是以3V传递到终端,然后全反射,但是终端并联了个和传输线阻抗一样的电阻,这是终端的电阻就把这个波形吸收+ t# o  m+ t# n2 ~& {; }

) y' Z$ u+ Z* E4 K& I但是串联对于普通信号容易实现,简单,PCB走线也简单,并联不仅布局麻烦,而且会有持续的直流功耗,所以一般不用,DDR上可以看到。3 |6 ?+ f! {3 Q+ l

# Q; m/ Y# W: [. h( j9 W) N/ X另外“终端匹配,理论上可以消除反射,但实际是做不到的”  应该欠妥吧,不然DDR的设计不就SB了么?我实际在NANDFLASH和DDR的总线上测试过终端匹配,效果很明显,所以搞不懂这哥们是从哪里看到的这个理论

该用户从未签到

推荐
 楼主| 发表于 2014-7-20 09:17 | 只看该作者
在网上,搜到一篇仿真的文章,该文章描述了,源端串阻对终端信号的影响。请各位看看,谢谢8 U6 l9 U! V' H
打开自带实例中的Ser_ibs.tln: p/ S' E4 u1 n1 x8 d' r
/ a0 k8 a+ P+ C1 |
图中的CGS74CT2524为output,74HCXX为input,它们都有各自的ibis模型。% B, G) y" l9 v4 a) v3 W- Y
# z& q* C6 i* s: r
源端的端接电阻RS为0欧姆,传输线为50欧姆。
+ |! Z$ Z/ ?, C, M& I7 h. q/ A$ h# L7 ~/ |( W* g
# U. C- L' g" g
0 i9 h5 A+ [' w. q+ U5 z
先运行仿真一次,IC model的速度选为Typical,它表示上升下降沿的速率。Fast-Strong最快,Slow-Weak最慢。
$ j- D' }8 f" W* Z1 S  ]$ p9 n# s& K  e1 q& D: I( E
运行之后的结果如下,图中红色的波形为输入端74HCXX的下降沿,振铃比较的大:) k2 o  m+ R; z2 v$ Y
% [- N! g: f( D( [  \

$ \% W4 R8 f% e9 N: B: ~0 g  C: F
9 X) c/ M  M5 O$ L' g" {修改源端端接电阻改善波形的方法6 E  A2 z  N1 v/ g, L( E) q4 _% ]

0 v- i" t7 _* a5 v2 E' m, d9 r3 qHyperLynx带有智能端接分析的功能,菜单Wizards->Run Terminator Wizard运行之后,给出了推荐的电阻值28.1欧姆, K2 C$ [- t0 H. ~3 v

- V5 N. ]8 e! D1 {/ l# m
/ c( [7 U3 o% Q6 q! {+ y+ M: ]; l- T- V* @8 n6 A! Q. Y& `
设置完成之后RS的阻值已经改变了
& S, T* s9 S) S# K0 |( A+ Z( m! [
0 E* n9 i4 E' ?; N1 h

: L  v+ ]# F5 O% R1 ~$ B再次运行仿真,结果如下,终端的振铃显著减小。2 M3 }2 h, }9 i0 y) ^% j

该用户从未签到

推荐
发表于 2014-7-27 20:59 | 只看该作者
00750 发表于 2014-7-27 20:50$ q6 t8 B; ?/ x" h& v
消除是指完全没有,全部除去的意思,没有哪种匹配能够100%将反射消除,只能将反射控制在可接受的范围内!
- ]7 z$ k9 Z, u7 g2 B! m: ?' \
好吧 你赢了    的确是这样 不过这个地方不需要咬文嚼字吧   $ f, }& ?6 J& Y) L8 w
好比说如果有什么方法可以把波形变成完美的方波    信号完整性的工程师就失业了
  • TA的每日心情
    慵懒
    2024-12-9 15:04
  • 签到天数: 384 天

    [LV.9]以坛为家II

    2#
    发表于 2014-7-19 10:15 | 只看该作者
    源端匹配,你的同学理解是对的,是用来消除二次反射的。
    / O+ q4 h6 ^3 J终端匹配,理论上可以消除反射,但实际是做不到的。

    该用户从未签到

    3#
     楼主| 发表于 2014-7-19 14:24 | 只看该作者
    00750 发表于 2014-7-19 10:15
    ! E+ ]/ c+ g4 a! s7 h2 Y8 C* I源端匹配,你的同学理解是对的,是用来消除二次反射的。. M4 t! ^! b, Y1 a. W
    终端匹配,理论上可以消除反射,但实际是做不到的 ...

    3 t6 ~) @9 }( w2 {" u5 [8 h. D那请问,我理解的对吗?请给详细说说呗!谢谢
  • TA的每日心情
    慵懒
    2024-12-9 15:04
  • 签到天数: 384 天

    [LV.9]以坛为家II

    4#
    发表于 2014-7-19 21:01 | 只看该作者
    荒村战士 发表于 2014-7-19 14:24
    + P9 _0 y8 v- p; Q" |4 N那请问,我理解的对吗?请给详细说说呗!谢谢

    # |, b) C! p$ Q/ l) z我不敢说你的理解不对,只能说不全面。以并联终端匹配为例来说,通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配,以达到消除负载端反射的目的。* v5 F; @3 A+ W6 Y9 i6 \

    该用户从未签到

    6#
    发表于 2014-7-20 10:51 | 只看该作者
    针对你的理解说下吧:1 z" t! J; b7 F& R$ `  ^
    1.源端匹配。你是说为了防止反射;当更具体来说,是防止二次反射。所以你的理解和你同事的理解并不矛盾的。
    * ]  g$ I7 U9 L8 A2.终端匹配。仿真组的同事说得有点绝对了。众所周知,做阻抗匹配就是为了是阻抗连续,所以终端究竟是串联还是并联,还是需要根据负载大小来定的,只要保证阻抗连续就可以了。

    该用户从未签到

    7#
    发表于 2014-7-27 14:45 | 只看该作者
    00750 发表于 2014-7-19 10:15  s* \9 U+ U0 ~/ V
    源端匹配,你的同学理解是对的,是用来消除二次反射的。- _* C8 k2 \% H' E% |' M
    终端匹配,理论上可以消除反射,但实际是做不到的 ...
    6 X& Z* p/ M- v& G! Z6 _  Z# j
    请问:“终端匹配,理论上可以消除反射,但实际是做不到的”,这个里面终端匹配为什么实际做不到消除反射?
  • TA的每日心情
    慵懒
    2024-12-9 15:04
  • 签到天数: 384 天

    [LV.9]以坛为家II

    9#
    发表于 2014-7-27 20:50 | 只看该作者
    kevin890505 发表于 2014-7-27 18:06
    ) }  X; n+ q' z0 m; v$ J其实具体的情况比较复杂,但是实际上理解的话要抓住几点:( G5 l* u& P; P* S5 k
    1,不管串联和并联都是一种手段,目的是为了让 ...
    9 L# F$ g( H$ c' ]
    消除是指完全没有,全部除去的意思,没有哪种匹配能够100%将反射消除,只能将反射控制在可接受的范围内!
  • TA的每日心情
    慵懒
    2024-12-9 15:04
  • 签到天数: 384 天

    [LV.9]以坛为家II

    10#
    发表于 2014-7-27 20:51 | 只看该作者
    yuxuan51 发表于 2014-7-27 14:451 s- B1 I& C3 k3 b- `0 _  x6 r
    请问:“终端匹配,理论上可以消除反射,但实际是做不到的”,这个里面终端匹配为什么实际做不到消除反射 ...
    + k3 Z3 ]/ r# p8 [& ^
    消除是指完全没有,全部除去的意思,没有哪种匹配能够100%将反射消除,只能将反射控制在可接受的范围内!
  • TA的每日心情
    慵懒
    2024-12-9 15:04
  • 签到天数: 384 天

    [LV.9]以坛为家II

    12#
    发表于 2014-7-27 21:57 | 只看该作者
    kevin890505 发表于 2014-7-27 20:59
    2 D  e& _2 m# Y: _好吧 你赢了    的确是这样 不过这个地方不需要咬文嚼字吧   & ^  W8 l% n+ M' v% \0 V
    好比说如果有什么方法可以把波形变成 ...

    3 i' G# e0 ?: U5 n3 o# c呵呵,没有谁输谁赢。可能是我表达的不清楚。

    该用户从未签到

    13#
    发表于 2014-7-28 08:32 | 只看该作者
    kevin890505 发表于 2014-7-27 18:06
    ! [/ \: ^2 w& e. E其实具体的情况比较复杂,但是实际上理解的话要抓住几点:
    % k# s3 t0 w8 C8 @8 p1,不管串联和并联都是一种手段,目的是为了让 ...

    4 U# ~( ?; J9 }7 L! ?思路很清晰啊 - X2 Z7 a5 x. w  X8 U$ e) g6 {5 ?' P- p
    . I( @& r: |" E5 [
    另外我再加一句,例子中并联匹配的情况,从源端到传输线端的电压已经不是3V传输了,而变成2V了,所以即便到终端匹配后直流电平也达不到3V了。

    该用户从未签到

    14#
    发表于 2014-7-28 08:33 | 只看该作者
    00750 发表于 2014-7-27 20:50
    2 k1 V: x4 O! Y消除是指完全没有,全部除去的意思,没有哪种匹配能够100%将反射消除,只能将反射控制在可接受的范围内!
    + r9 M! c8 \9 E3 @" c
    好的,多谢!

    该用户从未签到

    15#
    发表于 2014-7-28 13:08 | 只看该作者
    yuxuan51 发表于 2014-7-28 08:32
    5 e! `) t: n8 V4 V, y$ s思路很清晰啊 9 C9 e4 D5 [- y+ Z& T" P+ t

    ; q* G% W, r9 _; \; I0 E另外我再加一句,例子中并联匹配的情况,从源端到传输线端的电压已经不是3V传输了 ...

    3 S0 [5 c, M6 Y, w7 G4 D7 c% V& _是的  搞忘了  终端匹配要降低电平的
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-23 12:34 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表