|
|
1 第1章 常用封装简介 6
1 C0 K' i, \! k; Z+ m: p, ?$ E1.1 封装 6
% m- R) \: @/ B; z! ]7 [& E; u1.2 封装级别的定义 6. _& ~, x1 z: E0 v1 G
1.3 封装的发展趋势简介 62 e% T$ y; l* d# U0 C
1.4 常见封装类型介绍 9
# p% L/ k0 v( q4 P# H1 D1.4.1 TO （Transistor Outline） 9
2 Y y0 j) ]' l# q! h8 @' a1.4.2 DIP (Dual In line Package) 9# O" k Z) Z: ^* i
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 109 J+ x# u/ B9 d; k. l2 f
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
2 U: @6 T2 f1 d2 c, @1.4.5 QFP（Quad Flat Package） 11
6 ^0 h+ Y! [' m1 P8 F2 C9 R1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
4 ^1 s9 _5 B7 `- _6 i0 j1.4.7 Lead Frame进化图 17' \$ q6 y8 t# ?& f- C
1.4.8 PGA(Pin Grid Array Package) 175 f! e; J* Z4 D/ O! i f
1.4.9 LGA (LAND GRID ARRAY) 18
5 t3 l) Y3 d h) D) z' I1.4.10 BGA(Ball Grid Array Package) 18
3 I3 U1 |- b% ~, `4 K& S( A1.4.11 T BGA (Tape Ball Grid Array Package) 19
; c; o2 |1 Q4 [1.4.12 PBGA (Plastic Ball Grid Array Package) 20
( ~- U6 |' \* n; F) D' ^1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 214 a$ j) ]! ^( T/ R& K
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22' l& V; Y+ r7 b, `
1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
( p4 [; Z# R# ]' y( u% Q1.4.16 MCM(Multi-Chip Module) 254 E$ O. E, c' s/ w3 e& J9 \
1.4.17 SIP（System In Package） 26
1 W# k. U: l1 r: [! H: S- W4 R0 r* |0 z1.4.18 SOC 27, R/ w% w2 A6 f4 z: [
1.4.19 PIP（Package In Package） 30
) J$ f4 `# _( ~' T/ y% \% `3 f1.4.20 POP(Package On Package) 30
$ q2 x- m( ?/ v h. o. |1.4.21 TSV (Through Silicon Via) 32
4 }3 d% v7 a' v, E5 d( L, @1.5 封装介绍总结： 34: y# ]# ^& ?! P$ @8 ]- k$ \( @
1 第2章Wirebond介绍 5
2 [. {, |7 W, s9 ~. a( O1.1 Wire bond 特点(成熟，工艺，价格） 5* k$ L# s* L/ K# s* h/ S
1.2 Wribond的操作过程(每步骤有图) 8
+ f! r, J5 ]# R. k \7 I* d1.3 哪些封装适合于使用Wire bonding工艺 12
- [$ t0 y+ w4 p8 o5 H W1.4 Wire bonder机器介绍 14- P' x* e' s" {" x0 G
1 第3章 LEAD FRAME QFP封装设计 6, l* ~' V: s( w2 A2 T( [ l, F
1.1 QFP Lead Frame介绍 6
4 I5 g0 o. p' l) P* y1.2 Lead frame 材料介绍 8; W; ~* @: m& p% i' e; {% d
1.3 Lead frame design rule 8" t( ]. o4 K& V4 g8 Q
1.4 QFP Lead Frame 设计方法 10, q1 A5 l$ } h" \
1.5 Wire Bonding设计过程（以autocad为例） 17! j% \9 m( ]" g; n6 l
1.6 Lead frame Molding过程 22
# O! E( e$ e+ k" c9 ^1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
6 D' Q3 w1 C0 x. L* L, r- w1.8 常用Molding材料的一些介绍 26
( i- j1 S, H! P" j4 o V1.9 QFP lead frame生产加工流程 28
9 S* R! p2 G6 y a3 N! |' S. x! D5 i' i1 H4 \
第4章 PBGA封装设计 77 A8 R1 y1 a+ `9 d
1 WB_PBGA 设计过程 7
. r# L# L. ?& h9 f; B( N/ r1.1 新建.mcm设计文件 7
* q/ \: s! q3 G1.2 导入芯片文件 8
* }3 Z' D( f# C. }9 b1.3 生成BGA的footprint 13
/ U* g, }. z. m3 n& ?5 Y) G" q* m$ ]1.4 编辑BGA的footprint 176 W- B! q$ ?. u/ f
1.5 设置叠层Cross-Section 20
7 O ^! l$ T) L1.6 设置nets颜色 21' f- K9 z1 m: H/ K; s0 g, d# \
1.7 定义差分对 22
4 a" u* \8 E$ K6 b" @8 ?1.8 标识电源网络 231 r4 G; x4 ]% k W6 r
1.9 定义电源/地环 24/ ?* y' q5 Z' N
1.10 设置wire bond导向线WB_GUIDE_LINE 27* w$ k* t% D6 ~- E! r
1.11 设置wire bond 参数 30
4 r: c3 k0 m9 i, H+ |1.12 添加金线 wirebond add 34" E @) e4 q3 k4 P) @, n' m# z
1.13 编辑bonding wire 36
3 a$ _. C% ]4 o, |: i8 B' H0 G1.14 BGA附网络assign nets 38 l# a" }9 i7 U0 l0 A; f9 F) H
1.15 网络交换Pin swap 42$ b F, q6 [$ ]
1.16 创建过孔 44 M& u7 p: d( U. n! [9 ~
1.17 定义设计规则 46' b: z& S% B1 m
1.18 基板布线layout 491 a/ s$ K! I; h A m
1.19 铺电源\地平面power/ground plane 51
" B6 h3 `* j7 [$ x2 \. G. n1.20 调整关键信号布线diff 53
7 \! X+ I& u. b0 `. f# B1.21 添加Molding gate和DA fiducial mark 56" `% D, l5 S* o% n
1.22 添加电镀线plating bar 58# ]. Q2 z% J! P. L5 \* ~- {
1.23 添加放气孔degas void 62
4 ?2 R. {( w! [) n0 A1.24 创建阻焊开窗creating solder mask 64
. t$ [) b0 d' l1.25 最终检查check 67
7 X4 _4 o0 Q1 s. |" j1.26 出制造文件gerber 68
) l0 Z1 T$ T" t6 R1.27 制造文件检查gerber check 72
5 ?" y" p- G; ]! B1.28 基板加工文件 74
& e, y7 ], ^; X1.29 封装加工文件 75
! ?9 A' J. K. E: y1 ]) c6 t
6 z2 @9 e4 C+ ~% m7 W1 第7章 pbga assembly process 75 `- T% \8 Z* J/ l
1.1 Wafer Grinding(晶圆研磨) 7" Y( D Y5 D; h& t9 o2 e8 e
1.2 Wafer Sawing(晶圆切割) 90 n( @, `$ V! C& z. |# Z, S
1.2.1 Wafer Mounting(晶圆贴片) 10
* k% B$ U; L1 Q1.2.2 Wafer Sawing(晶圆切割) 10
8 R: d* R; v- Q4 Z1.2.3 UV Illumination(紫外光照射) 110 s+ }+ h0 O$ E# i1 ~% H% b% r
1.3 Substrate Pre-bake(基板预烘烤) 11
! A8 W$ A3 F' k7 `1.4 Die Attach(芯片贴装) 12
' q% f$ A A ]! ]4 l, J- W1.5 Epoxy Cure(银胶烘烤) 14
+ \, I, i; Q* Q4 h' ]* `1.6 Plasma Clean (电浆清洗Before WB) 14! ]2 s) B2 e6 H5 k0 I0 A. h
1.7 Wire Bond(金丝球焊) 15
/ m4 ~+ k" j {& Z( F/ f* B1 W1.8 Plasma Clean (电浆清洗Before Molding) 17) _( F7 Y6 ] @3 D1 R
1.9 Molding(塑封) 18$ E: G# L+ s/ T& H4 R/ t
1.10 Post Mold Cure (塑封后烘烤) 19
' @, M9 v! q1 J! d1.11 Marking(打印) 20
% M7 }, n; h4 E4 f/ ~1.12 Ball Mount(置球) 22
2 c3 v6 l' l9 w: d& `0 y9 k1.13 Singulation(切单) 22, P- G- {0 a. y) f/ X* _3 Q0 Q
1.14 Inspection(检查) 23( u( p( F1 t( i( q
1.15 Testing(测试) 24
0 B5 G- X) S' d$ u1.16 Packaging & Shipping(包装出货) 25
/ _1 s2 g6 d' G7 V
8 j5 g0 \% `: y' L8 R7 q1 第6章 SIP封装设计 8( ~( d# S* B7 b6 {+ W2 B
1.1 SIP Design 流程 9
, f( {7 U: E- f: l/ ?/ e1.2 Substrate Design Rule 118 S0 n, I" l7 y+ Y( n& f
1.3 Assembly rule 142 D' w% T4 @: B0 A, f- `- O
1.4 多die导入及操作 16
/ s [9 \/ [7 j9 ?5 U" s& D$ k, p1.4.1 创建芯片 169 n9 j( }2 @1 p
1.4.2 创建原理图 34+ r; J l2 ]8 {' C5 Y: r' g2 s, H
1.4.3 设置SIP环境，封装叠层 36
" C4 S3 b' {! t/ j0 ~) r1.4.4 导入原理图数据 42
: `/ m j( @! Z% }% ?4 H1.4.5 分配芯片层别及封装结构 46; k0 u; R8 o. a9 P3 Y" r
1.4.6 放置各芯片具体位置 49! c: r$ N$ O8 y9 s+ z) p7 [' T
1.5 power/gnd ring 45
: y/ N7 a0 a, G/ s; V1.6 Wire bond Create and edit 59
$ k- Y g, ]9 Z- i( r0 V1.7 Design a Differential Pair 68
( [0 x4 M* [. F5 \1.8 Power Split 73& L6 b% B. Z' y: l
1.9 Plating Bar 78
. C1 D! m. q4 i/ b- E2 e) o1.10 八层芯片叠层 836 g) D3 U& Z3 ~& @3 W/ E, J( w
1.11 Gerber file/option 83: ?8 o$ A/ l" [ p+ i- U! O
1.12 封装加工文件输出 91
( ~% W' j7 L. ]2 y& v& h1.13 SIP加工流程及每步说明 100
9 q: W i1 x: P1 第7章 FC-PBGA联合设计 7& S+ Z2 @, |0 Q
1.1 高PIN数FC-PBGA封装基础知识 73 _" N( T. \& G3 q
1.1.1 高PIN数FC-PBGA封装外形 7
4 h, `0 c% D, D. k" i5 \! |) C, W1.1.2 高PIN数FC-PBGA封装截面图 7' P+ \/ j* b" A: v. I! K" c. V
1.1.3 Wafer 8
# V) G# k* {- @# J$ E1.1.4 Die/Scribe Lines 8! g0 l2 H2 L. ~" \
1.1.5 MPW(Multi Project Wafer) 8) e2 l$ o0 I+ p1 X( {: z
1.1.6 BUMP(芯片上的焊球) 9
! _2 k* M6 K0 w B: v1.1.7 Ball(封装上的焊球) 9
3 @+ Y: l8 Z. ?; U9 m* r" Q& t% O1.1.8 RDL 10+ |0 F( X5 W; {) b
1.1.9 SMD VS NSMD 11
- Q0 y D4 f9 G0 z; F1.1.10 FlipChip到PCB的链路 12
& Z% V9 H r) S$ r) t; [1.2 封装选型 12
2 {: ?# g' m5 E: k# U! v5 D1.2.1 封装选型涉及因素 129 {5 A# p2 d+ F! Y, r* Z
1.3 CO-Design 14
, c, o, Y9 E$ y1.4 Vendor推荐co-design的流程 147 l: R7 L" s& x& A/ N. T
1.4.1 Cadence的CO-design示意图 153 I: s- q7 b; @) T* q
1.5 实际工程设计中的Co-Design流程 16
( [: z6 m6 }/ z1.5.1 Floorplan阶段 180 p% L0 G; p5 X% \5 e
1.6 FLIPCHIP设计例子 29
7 U5 M1 \( |: W& Y: T) \1.6.1 材料设置 290 x" ^8 v& D1 p( U
1.6.2 Pad_Via定义： 32
% p" o2 _2 K% Q; H$ z. a0 N1.6.3 Die 输入文件介绍 34
2 y7 S: f; A& I6 R- r2 K1.7 Die与BGA的生成处理 34: R8 E$ e" V* j6 f/ |1 Z
1.7.1 Die的导入与生成 349 y Q# V( c, Z
1.7.2 BGA生成及修改 38
6 Q% }. W' l! C9 d8 M2 _1.7.3 BGA焊球网络分配 44
4 n; X0 m. Z; Z% k" Y1.7.4 通过EXCEL表格进行的PINMAP 47" E2 m6 H0 y% v7 J2 d
1.7.5 BGA中部分PIN网络整体右移四列例子 481 A: ?" Z7 {- [
1.7.6 规则定义 51
( J) l: H0 K$ ]) g; c1.7.7 差分线自动生成方法2 58
+ P5 z# H Z8 o8 g1.7.8 基板Layout 58' b. C1 @! ?# s# y/ s1 s) r. U3 [0 H
1.8 光绘输出 64$ r* O8 x+ [6 I/ U" v4 v
1 第8章 封装链路无源测试 5
+ `" x- T4 D3 X! q$ D1.1 基板链路测试 5
8 m: X2 w4 x* \& R6 X4 @1.2 测量仪器 53 E) `2 r% ^ M, v% w5 P
1.3 测量例子 5
& x! D' `7 k+ y, Z; ^1.4 没有SMA头的测试 72 z) J- Q; n+ n' O7 n; x
1 第9章 封装设计自开发辅助工具 5
& b* R7 k+ r4 z7 I$ {) ^1.1 软件免责声明 5
6 _1 V& Z1 f" U2 a, ^1.2 Excel 表格PINMAP转入APD 6" {" c5 t K ^* d0 @" o
1.2.1 程序说明 6! `: \* a. B2 t& j" K" [% c5 I
1.2.2 软件操作 72 _' j* `, E8 A1 ~2 }
1.2.3 问题与解决 13
# {3 e4 I, ?+ k1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14) \- u3 D4 T% z% q b/ L( K
1.3.1 程序说明 149 r/ N m0 l8 s* U0 e5 g
1.3.2 软件操作 14
! { H* W% v5 [% L6 r5 F1.3.3 问题与解决 18
$ J! N9 ^7 ~ {9 [( R/ ^1.4 把PIN NET格式的文件转为的Excel PINMAP形式 183 U4 Z# Y* l: ?. |% Q' G( Q
1.4.1 程序说明 18
8 D9 n/ t: D9 s7 d6 `1.4.2 软件操作 199 G1 y- P6 O1 n& E- m' P
1.4.3 问题与解决 20$ @5 S7 R N" t7 s# g/ y
|
|
[复制链接]
/1 
楼主
发表于 2015-2-2 17:41
好书，推荐！
支持一下