|
|
1 第1章 常用封装简介 6
3 e3 ~0 k! s0 R1.1 封装 6, _3 x! B$ Y9 j
1.2 封装级别的定义 6" }! z" L' R0 ~0 t5 {8 J& h
1.3 封装的发展趋势简介 6
7 }. {$ w) b E# W% i9 |& |1.4 常见封装类型介绍 9
6 p& u) e8 s1 H' ~$ y. k1.4.1 TO （Transistor Outline） 91 \1 C P* H1 z% I2 k. K
1.4.2 DIP (Dual In line Package) 9- j8 ^& M0 T$ g2 z" _1 m0 ?
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10
' e7 t5 C8 }- _2 y4 t) v1.4.4 PLCC (Plastic Leaded Chip Carrier) 11. q. p* U1 b. Y# I
1.4.5 QFP（Quad Flat Package） 11
. f" s. W3 W5 `, A! D1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16 a0 k ^$ e9 C' I+ _7 z
1.4.7 Lead Frame进化图 17
8 U2 {/ D* b4 {% d# y1.4.8 PGA(Pin Grid Array Package) 173 ?2 Y: S, T; Y7 g
1.4.9 LGA (LAND GRID ARRAY) 18. d- H- s0 `# w7 P5 U0 k
1.4.10 BGA(Ball Grid Array Package) 184 m0 I" r$ o0 l
1.4.11 T BGA (Tape Ball Grid Array Package) 19/ @$ {7 t2 [* k. f3 k
1.4.12 PBGA (Plastic Ball Grid Array Package) 20: N3 o" r0 s. B" @
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21$ y0 A* O1 W" l) w- f- G7 C+ {
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
; s) R; ~% }8 A, z3 U* D9 I- w1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 235 t5 F& F9 S ?* _' n, s
1.4.16 MCM(Multi-Chip Module) 252 d: C1 U6 i3 S6 x* G' H5 Z+ C
1.4.17 SIP（System In Package） 26 a* O! j/ V+ \8 I: r4 _
1.4.18 SOC 27' p9 Z- O7 M5 C7 b
1.4.19 PIP（Package In Package） 30 d {/ h6 E% R0 U' E1 w0 T
1.4.20 POP(Package On Package) 30$ X" L3 i3 g E, e, a# F. Q( I
1.4.21 TSV (Through Silicon Via) 32
, q2 }: e; T* I' K& S' ~' g1.5 封装介绍总结： 34& I' o/ M% I% A# v5 C5 V
1 第2章Wirebond介绍 5, _+ {& j4 j" d# K! I j
1.1 Wire bond 特点(成熟，工艺，价格） 5) \2 t# |' y) g! J/ ~
1.2 Wribond的操作过程(每步骤有图) 8
3 ]2 y4 n. L% Z" a1.3 哪些封装适合于使用Wire bonding工艺 12$ r. P* V& y' |
1.4 Wire bonder机器介绍 143 D( t3 {6 H4 N8 v+ @+ T; \
1 第3章 LEAD FRAME QFP封装设计 6
; V; S2 Q& x# p1.1 QFP Lead Frame介绍 62 W$ n6 ]2 Q7 k
1.2 Lead frame 材料介绍 8
% Z& X+ X' _3 u1 k/ H$ Z8 V5 c1.3 Lead frame design rule 8! ~# h0 x- E8 w4 \; i/ s
1.4 QFP Lead Frame 设计方法 10, B9 ]" d8 g* l. V
1.5 Wire Bonding设计过程（以autocad为例） 17& s w: E. ?( E& S* I" P3 X& e& p
1.6 Lead frame Molding过程 223 x# o5 b: }# z
1.7 QFP Punch成型 (整块没Punch lead frame的图) 244 \) m5 h |/ R% o- f
1.8 常用Molding材料的一些介绍 26
9 i& l. ?7 _; Y& K7 c- f1.9 QFP lead frame生产加工流程 28' t p) I- Y9 W& y. l: F
' l* D1 U- n7 n
第4章 PBGA封装设计 7+ P2 `% x0 I" {( U7 R5 a" {* t6 q) Z
1 WB_PBGA 设计过程 7, n2 O( ]1 z3 X* U) Z7 b
1.1 新建.mcm设计文件 7
; {) C, b) l Y1.2 导入芯片文件 8
4 l2 o3 r. D1 v( T/ \1.3 生成BGA的footprint 13
2 e1 u# l4 e3 _1.4 编辑BGA的footprint 176 B) n; H" H) A' P$ @: ~
1.5 设置叠层Cross-Section 20* F& ^6 h) J2 B! ?& d7 M& `
1.6 设置nets颜色 216 n Q8 V9 D8 t4 I- @$ V
1.7 定义差分对 22
: g) n# n9 z9 c' g$ Q) s: i1.8 标识电源网络 23
5 u% L# O; p* { v% F1.9 定义电源/地环 24
; c3 i* H1 i' [3 k* h7 L; d1.10 设置wire bond导向线WB_GUIDE_LINE 27
. l6 S3 f: p( O5 K8 }2 E1 L/ b1.11 设置wire bond 参数 30
; a( D: I4 X2 r) l% t1.12 添加金线 wirebond add 34* H6 P1 A* A4 m
1.13 编辑bonding wire 36
. q8 s5 J3 l- A; F1.14 BGA附网络assign nets 38# g+ {& ~; o, c& |3 u& f
1.15 网络交换Pin swap 42. {' E/ N) H2 I1 s
1.16 创建过孔 44
7 Q% |# L V- P0 j1.17 定义设计规则 466 i0 f0 t: h# B/ q) Z
1.18 基板布线layout 49) G8 }' C& E2 d; C1 b+ h' `
1.19 铺电源\地平面power/ground plane 51
# r& E+ x% J: b. J+ W: A3 A+ @& D1.20 调整关键信号布线diff 530 Y* h5 v* C2 e, h% e. @% g
1.21 添加Molding gate和DA fiducial mark 56& M J5 u0 R3 u1 o: P# U
1.22 添加电镀线plating bar 58
- i& W6 o9 Y! {4 g1.23 添加放气孔degas void 629 m: C5 z! u4 j, d5 C
1.24 创建阻焊开窗creating solder mask 64
! N9 V3 J5 q* l; h1.25 最终检查check 67
* V- }1 N$ n. z, h% x8 ]1.26 出制造文件gerber 68
: F& r" R! { Q; ~& r z1.27 制造文件检查gerber check 726 |2 z* O$ f* W. q
1.28 基板加工文件 74
9 ~0 D7 |; M2 v1.29 封装加工文件 75) D/ @! h/ i. l2 i* q( d+ B
7 D2 U6 j+ @% s4 t4 z
1 第7章 pbga assembly process 7
) v: m2 L1 V( F7 B2 P) p1.1 Wafer Grinding(晶圆研磨) 7
! a. \3 N3 ]% c/ v: _# q. |1.2 Wafer Sawing(晶圆切割) 9
4 C6 y; `; v0 Z7 M0 Z! E1.2.1 Wafer Mounting(晶圆贴片) 10
* Y- T7 E& o- `1.2.2 Wafer Sawing(晶圆切割) 10
; b6 W0 ^) C! M. ?1.2.3 UV Illumination(紫外光照射) 11" _2 P' G- P1 R. t
1.3 Substrate Pre-bake(基板预烘烤) 11
& c7 `: E. L! V" B' A1.4 Die Attach(芯片贴装) 12: c$ g) C" w5 @6 X5 k% I
1.5 Epoxy Cure(银胶烘烤) 145 u- C& @$ |/ y. w
1.6 Plasma Clean (电浆清洗Before WB) 14
/ x% B* `8 k( f% @" x1.7 Wire Bond(金丝球焊) 15; r3 j; {, {" c6 o4 V5 d
1.8 Plasma Clean (电浆清洗Before Molding) 17- S5 E9 ^3 C4 F0 ?
1.9 Molding(塑封) 18
* T8 o6 s2 A2 ^% b1.10 Post Mold Cure (塑封后烘烤) 19
0 @$ ]6 \2 ]6 C3 h; l! d1.11 Marking(打印) 20& Z! y. j ^' w1 O
1.12 Ball Mount(置球) 22/ F* e6 c6 I* c# _+ d3 I) i
1.13 Singulation(切单) 22# R F% o$ k# s! G7 `( K9 ^
1.14 Inspection(检查) 23
: F: Z% l: V, `4 a7 @4 Y4 S1.15 Testing(测试) 245 h7 L7 T( C# B5 f
1.16 Packaging & Shipping(包装出货) 25& X" s b. j% v8 x5 g" \/ j) q
! Q5 ~: D$ t* a. Z# l6 G( [% L
1 第6章 SIP封装设计 80 V/ \) i( J: W) O5 D$ b& @
1.1 SIP Design 流程 9# p1 Q5 h; z/ ?
1.2 Substrate Design Rule 11
# P- A. k" e u! I1.3 Assembly rule 14. \# z; o' m2 v* p- a
1.4 多die导入及操作 167 S7 ^8 K2 v+ {8 h% b& H
1.4.1 创建芯片 16, k2 k- Y6 X8 A0 |4 d" ?
1.4.2 创建原理图 34
7 ~; m. L8 H. ]9 @3 a1.4.3 设置SIP环境，封装叠层 36
2 `) c& i. ~2 g' u1.4.4 导入原理图数据 42
1 L2 `' v) \' |1 ]' b1.4.5 分配芯片层别及封装结构 46; Z1 G& ^5 d1 ?: W* z/ @
1.4.6 放置各芯片具体位置 49
. V n9 ?1 t7 v( n: `1.5 power/gnd ring 45+ x0 a, k9 x7 g5 X) V. j9 V3 n. U$ B
1.6 Wire bond Create and edit 59
8 a! ~ \' [4 M; W1 }6 y1.7 Design a Differential Pair 68
7 z: Q* n+ k1 W2 {1.8 Power Split 73. ?# ]8 ], i, y3 W9 z, y0 ]# V
1.9 Plating Bar 78' }9 @8 M& G( {9 Y3 e$ \4 ?
1.10 八层芯片叠层 83) r: }4 G0 {1 f! q) d$ v
1.11 Gerber file/option 83) q" B9 E3 ]2 H9 v
1.12 封装加工文件输出 91" ` B0 Z1 l g, G8 r
1.13 SIP加工流程及每步说明 100* ~ Z3 T( o5 r( @& C" s
1 第7章 FC-PBGA联合设计 7$ v' l# r4 f7 K2 M# o5 J& I
1.1 高PIN数FC-PBGA封装基础知识 7! h8 \4 B& s) g! P+ u
1.1.1 高PIN数FC-PBGA封装外形 7
- D1 \- X' \3 n1.1.2 高PIN数FC-PBGA封装截面图 79 A- M7 L+ _2 G. Q# `
1.1.3 Wafer 86 v" a6 F& y4 a( ?
1.1.4 Die/Scribe Lines 8# D% Y+ j" U, U* H* y
1.1.5 MPW(Multi Project Wafer) 8. r/ E: n) X6 R1 u- h- s
1.1.6 BUMP(芯片上的焊球) 94 m" Z, Z, e1 Q
1.1.7 Ball(封装上的焊球) 9" j$ l. A; Q- C# z. K k
1.1.8 RDL 100 ]+ A/ l; @4 y; f/ J- r
1.1.9 SMD VS NSMD 11+ b- A9 V4 i2 P, L
1.1.10 FlipChip到PCB的链路 12, {4 ]/ h7 l8 Z
1.2 封装选型 12- N! a; D8 X& ~9 O+ _
1.2.1 封装选型涉及因素 12
( A0 b" L! y( A* H* R: I1.3 CO-Design 14
5 B+ ?0 M7 U& G& T8 m. i1.4 Vendor推荐co-design的流程 14
; @' r8 }5 _* C; ]1.4.1 Cadence的CO-design示意图 15
7 o# T' C& q+ _" i( x" c8 Z* B1 B: i6 E1.5 实际工程设计中的Co-Design流程 16
& C! g4 G& ]. F2 ^( W7 \1.5.1 Floorplan阶段 18
0 |- @- J4 B0 e) ~3 `1.6 FLIPCHIP设计例子 29
4 i3 p2 O {: _& r" t' w0 b( t, I1.6.1 材料设置 29
) C1 b7 t+ \1 V/ b l5 K0 l1.6.2 Pad_Via定义： 32
& J8 L# Z4 b3 b* ^6 J& L1 e* U1.6.3 Die 输入文件介绍 34' p9 ]* W' q, b0 {/ X- T
1.7 Die与BGA的生成处理 34
1 z4 w- ^3 I( K3 Y N1.7.1 Die的导入与生成 34 N7 s8 J$ P6 o, ^1 K2 X
1.7.2 BGA生成及修改 38( ~5 U/ ~- K( {% K
1.7.3 BGA焊球网络分配 44" {3 ?/ Z& Z4 [" l, @3 e$ A
1.7.4 通过EXCEL表格进行的PINMAP 47% n+ v% f2 z) |# S& {) T
1.7.5 BGA中部分PIN网络整体右移四列例子 48
& u! e% u1 U8 i1.7.6 规则定义 51
- I7 l9 A3 \$ }. m$ a1.7.7 差分线自动生成方法2 58
/ e1 K! T- L$ `, a1.7.8 基板Layout 58
" M$ u% V/ R$ v# Y0 t1.8 光绘输出 64
: x- R0 g# r3 s! I) e1 G' Q( `1 第8章 封装链路无源测试 51 `' |4 y* @3 m
1.1 基板链路测试 5- o, X2 q9 z+ P2 k+ X6 w
1.2 测量仪器 5) _0 m+ J3 F6 \9 m& ]8 U1 L& @* x
1.3 测量例子 50 m; F7 ?( {* C- V2 y, L
1.4 没有SMA头的测试 72 N( z! h1 A3 n y
1 第9章 封装设计自开发辅助工具 5+ {0 S5 j# ]1 x9 a
1.1 软件免责声明 5
5 k1 L% Q: {4 ]. s0 I( B1.2 Excel 表格PINMAP转入APD 6
: c; X% p# W2 V4 \6 y# G1.2.1 程序说明 6
. n' v- s: J p1.2.2 软件操作 7
& n0 q3 L0 C* G# @1.2.3 问题与解决 13+ Y4 s/ X- g" ?- O6 G& I# d
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
8 x+ h' I& S' r1.3.1 程序说明 143 [1 s; A5 X3 ]
1.3.2 软件操作 14
" B5 D9 B2 [ e6 V- V7 `5 N1.3.3 问题与解决 18
7 u0 s; v; z3 O8 U2 m8 O: G! b1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18" K7 v2 V+ q2 l
1.4.1 程序说明 18
; f, L+ o) \/ @4 Z1.4.2 软件操作 19
9 |/ F! X% Q7 v8 Z1.4.3 问题与解决 20
8 p5 J7 [7 ]1 ` ]( J8 b; Z' z |
|
[复制链接]
/1 
楼主
发表于 2015-2-2 17:41
好书，推荐！
支持一下