高速数字系统设计——源同步时钟的疑问

格林杨 · 发表于 2014-4-17 16:45

您需要登录才可以下载或查看，没有帐号？注册

x

如题，在源同步时钟中，他的保持时间，如图所示，明显感觉其hold时间的计算应该是加上Tpcb_skew的，是不是我理解有问题。

0aijiuaile · 发表于 2014-4-17 22:25

you are right

ZM218wri · 发表于 2014-4-17 23:53

已经含在表达式中了

格林杨 · 发表于 2014-4-18 11:27

0aijiuaile 发表于 2014-4-17 22:25
* T# f. k( b; M* b, T3 l2 [1 Yyou are right

hold margin 时间计算错误是吧。

格林杨 · 发表于 2014-4-18 11:31

ZM218wri 发表于 2014-4-17 23:533 Y x) v/ ~9 n7 T
已经含在表达式中了

应该是Thold_margin=Tva-Thold+Tpcb_skew对吧

0aijiuaile · 发表于 2014-4-20 08:27

格林杨发表于 2014-4-18 11:31
; f! [- G" R, S l8 l$ L应该是Thold_margin=Tva-Thold+Tpcb_skew对吧

是的，但实际绕线一般不会做正偏差的，有可能PCB做正负偏差，因此此处裕量还会是减号。从公式来说，你是对的。

格林杨 · 发表于 2014-4-21 11:02

0aijiuaile 发表于 2014-4-20 08:27
2 u q7 h, I7 Q# I, o是的，但实际绕线一般不会做正偏差的，有可能PCB做正负偏差，因此此处裕量还会是减号。从公式来说，你 ...

了解了，感谢

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 高速数字系统设计——源同步时钟的疑问