请问如何从datasheet里面得到fpga 的时序约束参数

烂泥桑

我是个新手，在看特权同学的视频教程，在看到他的关于时序分析的公开课时，有怎么也想不明白的地方，就来问问，也不知道标题起的会不会文不对题，各位见谅。

3 {2 R0 y8 r, X2 C, [/ V% g' u在这一篇文章中：http://www.61ic.com/Technology/embed/201304/48186.html

0 s% J7 c3 ]; a: g2 g特权给了一个例子，是pin to reg的一个时序例子，我对其中的
Tco_max = Tpclk – Tsu

/ R" l  `% n5 f% d: y3 k1 ^0 CTco_min = Th
, s- l) i1 s5 v5 F( J深感疑惑，希望能得到各位的一些解答，另外以此为契机，也想问问各位是如何通过外部芯片的datasheet得到想要的时序参数，或者各位有没有什么学习文档可以提供，谢谢。

lvsy

1 R* g' Y, F5 N" t, H1 Y8 U
8 W8 ^0 C* O% x0 N5 [这个图理解起来更容易一些。

lvsy

lvsy 发表于 2014-4-16 11:49
* E8 P' v% I8 c4 A) C- v' y这个图理解起来更容易一些。

7 u* q. J! a6 r5 c图片怎么这么小？怎么删掉其中一个？

烂泥桑

lvsy 发表于 2014-4-16 12:34
图片怎么这么小？怎么删掉其中一个？

图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

lvsy

烂泥桑 发表于 2014-4-16 15:10
图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

3 x5 N/ z) F: q& a7 ^' r& k这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

烂泥桑

lvsy 发表于 2014-4-16 15:19
这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

" G; k1 z2 ~$ P! E7 B* w感谢，我先去看看。。。

zgq800712

里面有参数的， 你在他手册里查 tsu  tco 会出来

烂泥桑

zgq800712 发表于 2014-4-16 18:57
& w4 a8 y% q. a! L里面有参数的， 你在他手册里查 tsu  tco 会出来

1 b' X% E1 m4 H  U% _3 F, N朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入门不易啊

烂泥桑

lvsy 发表于 2014-4-16 15:19
( w4 [% a' Z, ?* ^7 g这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

+ y! @, F2 F  h0 o- o: y最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
7 o: x6 Q8 P& |9 R7 b9 H, A另外我在看你发的文档的时候，可以说看的一头雾水，能请教两个问题吗？
2 C6 s% A, h. i+ e* ~5 ?
$ s" L# U2 u0 S. L/ S' p1、文档中那些像是描述语言一样的语句是什么呢，做什么用的？

2、文档中提到input_delay和output_delay，我在特权同学的教程里面也有看到，但是这对不同的系统（我的意思是FPGA时钟和外部ASIC的时钟的具体情况），这个input_delay和output_delay是否有同一个或者具体的定义。换句话说，就是当我获得整个系统各项的参数时，如何得知input_delay和output_delay由哪几项参数构成，从而写成表达式呢？

lvsy

烂泥桑 发表于 2014-4-17 16:45
最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
/ g1 o+ L% T7 I( p: ^另外我在看你发的文档的时候 ...

1. 那些语句就是约束文件（*.sdc）的格式。
6 W  V- k- h8 g! h6 R2. input_delay和output_delay对于不同的系统定义是一样的，但是具体值是不一样的，要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。
. q9 V7 P0 ?0 N  Q, b& t* iinput_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。

zgq800712

烂泥桑 发表于 2014-4-16 22:41
; x' o1 B( L& {7 l+ i  z/ A7 }2 _朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入 ...

不用查这些了。CPLD 可能综合下100多M,
FPGA 同一个设计多达到了200多M的Fmax的报告。
8 F* O2 G+ h" d9 X2 P这些还不满足你的要求？先看看入门的，一步步来看。

: M) }; W8 D4 z2 W1 W+ M我可以说很多人书说上多说到timequest  ，但是基本多事照手册的来，没多少自己的见地。

HDL 硬件描述语言， 不是C程序设计语言， 好好想下描述语言和设计语言什么区别。

烂泥桑

lvsy 发表于 2014-4-17 17:19
- y* ?1 S) I+ f9 f; x1. 那些语句就是约束文件（*.sdc）的格式。
2. input_delay和output_delay对于不同的系统定义是一样的， ...

4 v/ x. J) `2 @* b$ P
7 W8 _( |3 c' q5 ~. X6 G朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表述，只是各项表达式要按具体系统具体分析，得到相应的值？

下面两幅图是我看特权同学文档上面的图，关于input_delay，只有一条表达式，他在视频中只说是将fpga外的参数移到不等式的同一边，然后就得到了input_delay,这样的话，我完全感觉不到input_delay到底如何用语言（中文）来表述啊，怎么将input_delay（输入延时？）和表达式联想到一起啊。还望版主提点一下

lvsy

0 p- a2 p# O5 }' j/ z/ ?: c  ]

烂泥桑 发表于 2014-4-17 23:00
朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表 ...

" o& `2 I& R* H$ r% ~' f最大输入延时如下定义：
input delay max = Board Delay (max) – Board clock skew (min) + Tco(max)  
* E$ x& r: W4 `* m5 lAltera官方资料是这样表达的：
/ v4 [+ h: u1 Y% k" KInput maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock
以你这个图来讲，Tpcb就是Board Delay， Tc2s-Tc2r就是Borad clock skew，也就是trace delay for clock，那么
. |& n- A" ?3 V& Z5 e7 Finput delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的，你仔细体会一下。

同理得到最小输入延时：
' i6 U2 d% E' Q$ |# w$ @) }2 |input delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)                  




& ?2 p" a. p+ d4 q% \

lvsy

根据
. @' g. h+ b% I5 i- zTco_max = Tpclk – Tsu
Tco_min = Th
你就可以得到input delay跟Tsu/Th之间的关系

烂泥桑

lvsy 发表于 2014-4-18 13:27
3 _6 y2 T# ^1 q! }* \" Q根据
Tco_max = Tpclk – Tsu
Tco_min = Th

8 S6 E8 m+ F) y% J  e感谢你的回答。但是我还是有些许疑问
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么定义呢，中文应该是板上时钟偏移，但是谁是标准呢？我的意思是为什么是Tc2s-Tc2r，而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看，以FPGA为标准？
$ u7 \2 b+ e  H  U2 j' V
2、
Tco_max = Tpclk – Tsu
Tco_min = Th
是官方给出的吗？能不能说说出自那篇文档啊，我再去看看。
7 B" F. ]$ _6 R* J/ L* r) p