求助原理图设计中根据什么知道哪些信号需要上下拉，我看芯片的datasheet并没有提示！

sean20100814

宝庆书生 发表于 2014-3-22 13:21
( L; G$ X5 I) ^  k; Foc和od门电路一般通过电阻上拉

" U* \) I/ O  f谢谢！

s471513142

输入管脚也需要根据需求设计加上下拉电阻吧！！

642986950

学习了。

zhaoyang0351

首先你要看到这个GPIO的性质，如OC门，则必须上拉。
- ]; b  W9 [7 _8 @7 V0 g其次，要看你的MCU初始化，如在初始化配置中 管脚为低，就要下拉。
* D' F5 ~& P7 w1 C2 N如初始化配置中，没有这个管脚的配置，则根据其应用来决定上下拉。

iniesta

一般，两种情况下需要上下拉：①：需要在上电瞬间或者某种不受控的状态下，必须确定这个网络的状态，需要外部给上下拉，这样在系统没有起来的时候，不会出现其他意料之外的结果；②：OC 或者OD 输出，你不加上下拉是没办法电平跳变的，没有高电平。

jacky_shen

进来看看，涨涨知识。

kingsr

确定上电初始电平与抗干扰用,跟你有效控制电平相反就可以了.