找回密码
 注册
打印 上一主题 下一主题

贡献DDR3的相关设计规范文档一份

    [复制链接]

该用户从未签到

78#
发表于 2016-2-29 11:11 | 只看该作者
总结的不错

该用户从未签到

79#
发表于 2016-2-29 11:21 | 只看该作者
收下啦,楼主好人啊,顶贴顶起来

该用户从未签到

82#
发表于 2016-7-3 21:33 | 只看该作者
比较详细,谢谢,另外想问下,数据线和地址线之间有长度匹配要求吗?

该用户从未签到

83#
发表于 2016-7-7 08:30 | 只看该作者
Figure 1. Alternating Data Byte Lanes on Different Critical Layers

该用户从未签到

84#
发表于 2016-7-8 15:55 | 只看该作者
我来下载看看

该用户从未签到

85#
发表于 2016-7-11 16:35 | 只看该作者
#在这非常感谢哦

该用户从未签到

88#
发表于 2016-9-12 14:25 | 只看该作者
thank you ,this is good job

该用户从未签到

89#
发表于 2017-9-30 15:41 | 只看该作者

( o! L5 W9 K( E! }9 D- O' C, a值得参考,谢谢分享!

该用户从未签到

90#
发表于 2017-10-6 08:32 | 只看该作者
这个得看看的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-23 03:35 , Processed in 0.093750 second(s), 21 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表