找回密码
 注册
12
返回列表 发新帖
楼主: 鲁西西
打印 上一主题 下一主题

[仿真讨论] 10G光模块差分线走线注意事项

[复制链接]
  • TA的每日心情
    奋斗
    2024-10-28 15:05
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    16#
    发表于 2014-3-12 11:40 | 只看该作者
    取决于光模块和BGA能否表层出线,如果可以表层直连,那就沿着走线打地过孔铺铜;如果不能表层出线,可以走靠近Bottom层的内层,保证stub最短,信号可以做背钻处理来减少stub.换层过孔处添加地过孔.

    该用户从未签到

    17#
    发表于 2014-4-8 15:28 | 只看该作者
    pcb回来没有,看看结果,表层主要是不能包地,铜厚不连续。4 {" M# U2 ~* Q- @7 B  O
    内层都是1oc铜厚,但是有stub。10g 1500mil长度,感觉很有点长。

    该用户从未签到

    18#
    发表于 2014-4-12 17:35 | 只看该作者
    10G  光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题,大问题是加重、均衡搞定不了的问题。

    该用户从未签到

    19#
    发表于 2014-6-8 22:17 | 只看该作者
    同行啊,在那家公司啊?

    该用户从未签到

    20#
     楼主| 发表于 2014-6-24 19:32 | 只看该作者
    无锡同步电子。

    该用户从未签到

    21#
    发表于 2014-7-14 15:52 | 只看该作者
    能走表层走表层。。1500MIL不长。不用太担心。我刚做了个10G光模块到FPGA的。。走的顶层和底层。。没仿真。只是做了等长。可以跑通没问题

    该用户从未签到

    22#
    发表于 2014-7-23 21:30 | 只看该作者
    于争 发表于 2014-3-2 20:432 m  Z) I; i3 [( [9 H
    10G差分线,1500mil线长,表层和内层都能搞定。
    2 A- I4 R7 Q1 M6 }& ^( `走表层:必须和PCB确认好,表层他的阻抗控制怎么样。差分 ...
    ; q5 {! {/ h: X0 P
    于老师,内层除去过孔的影响还要考虑内层的延时比外层大,,还有一个要看板子的层数,如果是8层板,内层的线会很细,电阻的损耗会很大。而外层的线会粗很多。

    该用户从未签到

    23#
    发表于 2014-7-24 16:02 | 只看该作者
    0aijiuaile 发表于 2014-4-12 17:35* Q( v6 B- j; A* S
    10G  光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题,大问题是加重、均衡搞定不了的问题。

    + l: Z. Y$ O7 j跑时间长了丢包,是吗?

    该用户从未签到

    24#
    发表于 2014-7-25 15:38 | 只看该作者
    hukee 发表于 2014-7-24 16:02
    + z% F* U7 p& y, Z跑时间长了丢包,是吗?

    ) ?2 p  y2 V, ^- `7 K  S3 k0 Z4 `) R有问题肯定丢包了,关键要确认是什么原因引起的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-25 05:36 , Processed in 0.078125 second(s), 19 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表