找回密码
 注册
关于网站域名变更的通知
查看: 6906|回复: 3
打印 上一主题 下一主题

求助-QUARTUS II版本:13.0编译程序出现的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-2-11 14:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
QUARTUS II版本:13.0
* o% j3 u  p5 I$ sFPGA型号:EP2C8Q208
2 Z! V# e$ u* p* @1 |在编译的过程中出现了如下的警告:
' u' c  L: k* B, }  w9 H5 ?(1)Critical Warning (332012): Synopsys Design Constraints File file not found: 'exp08_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.; G8 \/ |3 \  k5 B
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exp08_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
3 t8 Q, Z; B5 Z2 [- OCritical Warning (332148): Timing requirements not met
/ ?  U1 D$ H( u/ U( YCritical Warning (332148): Timing requirements not met
- Z+ F9 G! W+ ]4 y( M! [8 z( Z3 j' p
4 \% R1 n4 J% T4 D3 n" b(2)Warning (306006): Found 4 output pins without output pin load capacitance assignment
: _( h7 R5 H& G5 h+ Z) T+ D        Info (306007): Pin "Data_Out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
0 Y2 A9 w1 G2 C& y( v0 c        Info (306007): Pin "Data_Out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
0 k1 x; T" W% k2 n: I, f* G0 F        Info (306007): Pin "Data_Out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis. b" v5 z  V+ m6 ^1 H
        Info (306007): Pin "Data_Out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis1 ^  |& Y! d5 c
程序是黑金开发板提供的程序:PS2解码 ,仔细检查了下,程序没有问题。
' b  N4 R- F  P. U# U. p" R
/ F' V6 j! y5 V! Z# @求助大侠,有没有什么好的方法来解决上述两个问题。。。谢谢

该用户从未签到

2#
发表于 2014-2-20 20:22 | 只看该作者
有种东西叫衣来伸手饭来张口

该用户从未签到

3#
发表于 2014-3-11 19:23 | 只看该作者
这时说,你的电路没有时序约束文件。在13.0和之后的版本,软件都默认要求开发者提供时序约束文件,如果没有提供,就会给出 “332012” 警告。再者,如果没有提供,软件会自动按照1GHz的要求来进行编译,时序要求当然就达不到了,就会得到“332148”警告。后面几条警告,是说输出引脚没有分配电容负载

该用户从未签到

4#
发表于 2014-3-24 19:06 | 只看该作者
这个 E 文 说,要用 TimeQuest Timing Analyzer 去产生时序约束文件。没有这个,编译器无法工作
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 09:43 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表