| 
 6448| 22
 | 关于FPGA中的DDR3设计 | 
| 
 | ||
| 
 
 | ||
| 
 | ||
| 
 点评支持!: 5.0 反对!: 5.0 
被吐槽了吼~^_^ 
 
支持!: 5 反对!: 5  非常感谢!FPGA手册中的哪个数据对应的是最大输出时钟啊?找了好久也没找到、、、 | ||
| 
 | ||
| 
 | ||
| 
 | ||
| 
 | ||
| 
 | ||
| 
 | ||
| 
 
 点评 | ||
| 
 | ||
| 
 | ||
| 
 | ||
| 
 | ||
 /1
 /1  
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-31 19:44 , Processed in 0.187500 second(s), 34 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050