找回密码
 注册
关于网站域名变更的通知
查看: 834|回复: 1
打印 上一主题 下一主题

[仿真讨论] 菜鸟请教sram布线的时序

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-11-6 16:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
画pcb的菜鸟一只,以前画ddr2 ddr3都有芯片手册指导,这次画的是五个sram,单沿200MHZ,其中两颗串联,查了查没有什么布线资料,网上有说匹配线长的,也有大部分人说连上即可,不用匹配线长,真的是这样吗,如果同一组data线或addr线长相差很大不会对时序有影响吗,总得有个范围吧?
. W- \# N: [( BFPGA的管脚是内部设计人员分配的,同一组信号有的在bga内14列颗粒,有的在外部第一列,匹配很费劲。
1 W. z& ^5 J5 ]希望高手能给解答一下,谢谢了~

该用户从未签到

2#
发表于 2013-11-6 17:23 | 只看该作者
楼主这种芯片布局差的要匹配的话估计还真有些难度,呵呵!!楼主要努力尽量做好些呗!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-14 15:35 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表