超急的PCIE TX RX CLK之间要等长吗？

t847059501 · 发表于 2019-6-22 16:56

CCpciexpress_board_design_guidelines.pdf 这个挺好。+1

qq451356924 · 发表于 2019-6-24 11:14

可以参考

butterfl6 · 发表于 2019-8-19 11:25

Cpciexpress_board_design_guidelines.pdf 这个挺好。+1

wangwake · 发表于 2019-9-11 15:55

CCpciexpress_board_design_guidelines.pdf 这个挺好。+1

wenyue.wang · 发表于 2019-9-20 09:30

长知识了

wangwake · 发表于 2019-10-23 10:33

Happyboy168 发表于 2013-9-26 17:25
2 W1 p& ~2 l8 k3 W0 o ?看这个

CCpciexpress_board_design_guidelines 好+1

wolfshiao · 发表于 2019-10-23 13:28

CCpciexpress_board_design_guidelines.pdf 这个挺好。+1

lxm20060513 · 发表于 2020-5-25 14:16

同问

jialebihaidao · 发表于 2020-5-25 14:30

对内设置好就可以

zhongxingyao · 发表于 2020-5-25 19:12

有空间就做clk与各自等长

tianxia126000 · 发表于 2020-5-25 20:25

学习一下

Max_chow · 发表于 2020-5-26 11:31

非常感谢

theory2 · 发表于 2020-5-27 11:04

差分信组内才有等长要求，组间没要求吧

abeli · 发表于 2020-8-14 18:17

学习学习

pcb设计worker · 发表于 2021-11-4 13:31

帐号		自动登录	找回密码
密码			注册

推荐内容 /1