请帮我看下下面的代码错在什么地方，谢谢！

freeunix

我最近在看中国电力出版社出版的FPGA嵌入式系统设计与开发指南这本书，下面的代码是本书的第第一章的第三段代码，我使用QII 11.0WEB版本无论如何无法正确编译，总是提示10559错误，请各位高手帮我看下问题所在，谢谢！


: a7 `7 B, n: T) E3 \! U  `library ieee;
+ d" s% i- E8 ^! N& c+ `  Y, cuse ieee.std_logic_1164.all;
" ~3 k0 s0 p3 M& ause ieee.std_logic_unsigned.all;
0 r' l* r) R9 s$ K* @0 sentity counter8bit is
% M0 J$ j- j6 u: ~  port(int ,reset,enable: in std_logic;count_out: out std_logic_vector(7 to 0));
  end counter8bit;
    architecture counter of counter8bit is
7 P2 f* ]3 g" }0 C         signal count_in: std_logic_vector( 0 to 7);
         begin
          process(input,reset)
             begin
                    wait until rising_edge(input);
                          if reset='1' then
$ H% l7 b' d: v. p1 L/ S8 g( ?                           count_in<=(others =>'0');
; D3 [. C6 V2 e2 l. t                                elsif enable= '1'  then
                                  if (count_in="11111110")  then
) G6 I: S2 S9 R3 |2 p                                    count_in<="00000000";
                                  else
4 {$ d+ q5 w5 m9 l5 A- s' u                                         count_in<=count_in+1;
                                  end if;
                         end if;
  e5 z4 @) R6 C9 O% d                         end process;
                         end counter;
8 Z" l" [7 r3 N- k                                         

9 M! n' O" q) J$ V
lInfo: *******************************************************************
! h. j& a! y! s8 _% B3 C5 _Info: Running Quartus II Create Symbol File
        Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
        Info: Processing started: Wed Jul 24 14:43:41 2013
- P9 }: X" z# E; N( R        Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
        Info: Processing started: Wed Jul 24 14:43:41 2013
8 R1 d4 W  @( r$ U$ aInfo: Command: quartus_map --read_settings_files=on --write_settings_files=off penlvji -c penlvji --generate_
Error (10482): VHDL error at counter8bit.vhd(12): object "input" is used but not declared
Error (10559): VHDL Subprogram Call error at counter8bit.vhd(12): actual for formal parameter "s" must be a "signal"
Error (10482): VHDL error at counter8bit.vhd(10): object "input" is used but not declared
7 z/ B  I! R7 n9 a  L& t. @' B1 oError: Quartus II Create Symbol File was unsuccessful. 3 errors, 0 warnings
       

gusumurong

这个错误信息给的还不够明显？

freeunix

但是我看了line12,没找到错误啊
) d  ^3 _- O- ~! Z

gusumurong

你的输入接口只有int ,reset,enable。"input"信号在哪里呢？

zgq800712

object "input" is used but not declared
6 x  r2 z" k. e. B& ^: {0 K1 x! r# o你先把这句话翻译了再说。