EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › Cadence Allegro教程资料区 › DDR3走线及绕线规则

1 2 3 4 5 6 7 89 / 9 页

发新帖

楼主: txiuchao

上一主题

下一主题

DDR3走线及绕线规则

生如夏花dandan

TA的每日心情

	开心 2023-1-3 15:33

签到天数: 1 天

[LV.1]初来乍到

123^#

发表于 2022-11-28 14:06 | 只看该作者

正在设计DDR3，有机会学习一下，谢谢

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

125^#

发表于 2024-8-10 20:53 | 只看该作者

好资料了，感谢分享了

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

还有一些帖子被系统自动隐藏，点此展开

1 2 3 4 5 6 7 89 / 9 页

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-31 00:02 , Processed in 0.062500 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表