走差分信号的好处

lap

在资料上看到一个关于差分信号走线的优势，现与大家分享下。

% D, A/ q8 h: r- S0 b; z- h差分线对是指一对存在耦合的传输线。差分信号的传输
: x; y5 y% f- F. u$ c0 o& H是利用两个输出驱动来驱动差分线对，一根携带信号，另一
/ a: _2 O7 R! T: o) V4 p) _根携带它的互补信号。我们需要的就是差分线对间的电压
差，它携带着要传输的信息。
差分信号传输与单端信号传输相比有很多优点：
①抗干扰能力强，因为两根差分走线之间的耦合很好，
0 ^) Y+ f- L3 A当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而
# `% ?! M1 X: `% h接收端关心的只是两信号的差值，所以外界的共模噪声可以
被完全抵消；
( m% Z. U4 Y, a$ G/ B②能有效抑制EMI，同样的道理，由于两根信号的极性
5 |" K$ z7 l, w4 A' F6 V相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，
  Y2 S2 [) `5 Q6 F8 i& J1 t' u' Q泄放到外界的电磁能量越少；
% H3 F0 c! U4 `6 n③时序定位精确，由于差分信号的开关变化是位于两个
, W) I5 }2 c) M8 Z2 S信号的交点，而不像单端信号依靠高低两个阈值电压判断，
3 P3 d% [8 G  `% O因而受工艺，温度的影响小，能降低时序上的误差，同时也
3 b6 x$ Y0 _1 K$ e" o1 d' U+ F更适合于低幅度信号的电路设计。

lap

等长
等长是为了使每根线上的信号传输时延相同，来确保两
个差分信号时刻保持极性相反。两条传输线上的任何时延差
+ {4 c# d+ ~1 c4 ^别都会使部分差分信号变成共模信号，严重影响信号质量。
' U) D9 j0 G) o等长就是使差分线对的两根信号线布线长度尽量相同。
通常对于高速差分信号等长的匹配要求是±10 mils之内。
当然，这是一个较高的要求，真实的数值我们可以通过信号
允许错位（skew，芯片手册上可以查到）和信号传输时延（一
般180皮秒每英寸）来计算。
& b7 F% }2 d! b4 I% \4 X( l4 w由于器件布局、引脚分布等原因，直接布线生成的差分
, T- |: B, `: \( S( r1 |- n& P# Y线对大多数情况都不等长，这就需要进行手动绕线。手动绕
( k& V& o4 o5 o' {: C4 m$ o线一般在芯片引脚处进行，目的是减少差分线对阻抗不连续
6 G5 j2 M% U- q( A9 \8 c) B, C) v点。

lap

等距
等距是为了保证差分线对之间差分阻抗的连续性，减少
: Z0 K" q& t0 E% h反射。差分阻抗是设计差分对的重要参数，如果不连续, 就
会影响信号完整性。差分阻抗可以看做两个单端信号线的等
4 b# e* Y* |8 Z' g- Y7 ]$ i* y效阻抗串联，通常单端信号线的等效阻抗为50 W ，所以一
般情况下差分阻抗都应保持在100 W 。等距就是使差分线对
, I3 Q: @3 F* D4 s3 M8 z- Y" Y4 a# Z间的距离保持相等（即平行走线），保证差分线对全程的差
# X1 {' H% v$ n/ A, n分阻抗不改变。
: \$ K1 E% y9 k, Q$ S0 C差分阻抗和差分线对的线宽、线间距、印制板层叠顺序、
介质的介电常数等诸多参数有关，其中某些参数只有印制板
生产厂商才能提供，因此印制板设计者应与生产厂商共同协
商决定线间距等参数。值得注意的是，一个差分信号在多层
% @7 c3 k8 \$ H0 C: f4 s1 wPCB的不同层传输时(特别是内外层都走线时)，要及时调整
线间距来补偿因为介质的介电常数变化带来的特性阻抗变
  m9 w3 R$ h( W  I化。与不等长相比，不等距对信号完整性的影响较小。当等
) w5 r. a9 ~% I/ Y* A2 Z$ u长与等距规则冲突时，应优先满足等长。

qwzcp1229

顶一个

anjisuan

学习了

shengzhidao702

好东西谢谢了

yz_emily

谢谢分享

hqg

        对于差分信号，刚入行的时候，不知道差分信号要紧密耦合的有木有？不知道差分信号要等长的有木有？都没控制跑1G多的信号居然也行，就是软件测试时有时会丢包！！！
! L  Z& K) E4 _* [        不知者无畏啊！所以，个人感觉平台很重要，站在巨人的肩膀看世界是不一样的。

linbanyon

谢谢