allegro Design HDL原理图中的告警

chaoschin

查看tools->markers->packager
可以看到以下告警信息
. X( y/ g9 L% {) D5 l, @WARNING(SPCODD-357): The VCC3V3_OSC signal in the property POWER_GROUP=VCC=VCC3V3_OSC of the instance @ISHDT_LIB.ISHDT(SCH_1)AGE5_I25@XXXX_LIB.XXXXX_MODULE(SCH_1)AGE14_I113@XXX_INTERFACE.DS90LV017(CHIPS) is not global or is not present in the design.
        Add the signal name to the POWER_GROUP property for the instance or declare the signal as global.

* E4 L! t9 X; J3 }1 ]9 j电源网络这个是啥告警呢？使用的是那种没有电源管脚的原理图符号，电源 地是在属性里填写的那种。
8 U4 p* t) p- {; p

fishplj2000

Add 一个 电源symbol，在Attributes里将 HDL POWER 设置为VCC3V3_OSC，若没有这个属性直接手工添加
5 T/ M% x/ c9 f' c/ q/ j8 ^" {
5 _2 b5 b  h! M2 T) v7 x4 P将一段wire连接到其上，对wire单击右键若出现 signal  VCC3V3_OSC\g，OK！
5 @: K; \. R# `- F0 j: w% L
: J9 Y! k# L; L8 M你已经成功的设置了一个global net：VCC3V3_OSC