该用户从未签到
您需要 登录 才可以下载或查看,没有帐号?注册
下载资料威望不够?点击查看获取威望的N种方法>>
举报
zgq800712 发表于 2013-6-10 16:50 * ]1 L( U- j3 g. @8 g# _ 一般来说没有关系, SDRAM 时钟你最好放专用的PLL时钟输出那里。 " J6 E3 }8 ~- G6 Q, s' D对于大型的FPGA ,放同个Bank 应该有同个 ...
pipiliang1228 发表于 2013-6-10 19:20 3 Z2 g# y7 q: F; }7 \0 k/ f3 Q谢谢你,我刚接触fpga,在这方面不太懂,想自己做一个最小系统,外围电路有sdram,sram,flash,晶震,电 ...
zgq800712 发表于 2013-6-10 22:00 7 Z8 m; K1 R8 ^6 s% o' p6 t自己用,2层就好了。. n) d4 n5 \' \! w( H' | 或者去网上看看,或者比自己做便宜的。
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-31 04:24 , Processed in 0.140625 second(s), 24 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050