PCB设计问题集（lesson 1）

wlkl

非常详细、实用的问题集，给各位需要的同学

6 b& X8 x  I9 v8 g/ I& U. M
5 m$ l4 p6 W3 f$ B5 [! x* o) b5 l

) j) T! N8 G6 ^# y( N( ?6 \
+ P5 G4 G# g$ q; X) A; [

问：
感谢贵公司多媒体教程给我带来的帮助！
; ~, K1 |' B* j* V2 @; O我想请教您一个问题：
在设计准备中设置VIA、层、布线规则一节的多媒体中，
' n9 F, z( U4 ?% }1.为什么有边界线还要对内层的外形线进行设置？
. R  Q; P  a1 ?, a: B; v' g( y2.Layer_25是什么？为什么此外形线设为Layer_25？
/ D3 _0 D' j. E3 k3 {0 j8 O7 D9 u3.我在其它地方看到“在做元件的时候焊盘定义里就要加上第25层”，
; g+ l5 y! W$ g1 X1 o但在贵公司教程中做QFP-44P这个示例时并没有加，这是为什么，加与不加有什么区别？
请指教，谢谢！
答：
有关您的问题回答如下：
在我们的多媒体教程1，2部中介绍了PowerPCB的层使用，以及我们推荐的层使用惯例。因为您没有资料，所以简单介绍一下：
Layer_25层是内层负片设计时使用，用来做安全焊盘，注意只有DIP元件才需要，QFP等SMD表面帖装元件是不需要的。安全焊盘一般应该设置得比表面的连接盘大，如果您对负片设计不是很清楚，请阅读相关资料。
为什么有边界线还要对内层的外形线进行设置？
: U  N) u5 ^& Q, c( r( ^% d" n这同样是对负片设计时的一种手段，加宽负片的外形边界线的作用，相当于正片设计时对外形边缘区设置布线禁止区域。
6 y7 f' U1 x9 X$ O3 d, |

, j( O) z( Z2 a0 h% l问：
' m, X% l" @: q$ ?: O您好！
& @' [  ^# Y4 l0 i本人已做了Library:FTL.PT4文件和Netlist:training.asc文件但发现与你们的教程中不同和错误不能输入,请你能否将你们的教程中的Library:FTLPT4文件和Netlist:training.asc发给我做参考学习.谢谢!!
/ c1 o: b2 _0 e; o9 \答：
; J8 o/ |$ f/ b' ^5 t0 s感谢您的来信，有关您的问题希望您能够找到错误原因，如属于什么类型的错误等，才能真正有所提高。
按照您的要求我们将Traing.PCB送给您,您可以将所有元件存储到自己的库中,方法在教程中有介绍。
简要说明如下:选中所有元件/在右键菜单中选择SAVE TO LIBRARY/然后选择一个库就可以了。
. f) A1 ]) S5 ^! q( H有关NETLIST,您可以使用我们的数据与您自己的NETLIST相比较.使用NETLISTCompare命令,还可以输出一Netlist,使用Report功能。请尝试上述方法，如果仍然有问题欢迎来信提问。
注：上述所有操作在各相关教程中都有介绍，相信在阅读后续课程时您自己就可以找到答案了。
0 _2 [; L) U9 v2 R5 c" w  ?3 p1 g

, h- V- K" d1 c问：
# I$ Q5 ~8 K0 v请教怎样用你上次发给我的training.jop文件,输出Netlist training.asc文件.怎么在教程里看不到。
答：
通过FILE/REPORT中/进行ASC OUT,在新出现的对话框中,选择POWERPCB NETLIST.就可以输出。同时注意POWERPCB 的NETLIST格式如果要想读入到您的设计中需要在最前面增加一行关键字,在第2部教程有介绍.。
4 n- F) U' S# }3 }0 ~( N1 |

* Q1 ]: x8 l4 I% P- R" i问：
您好！
我已看完你们的第一部(元件设计标准/操作规程),觉的很好.在这里有一个问题:在制作元件时,测量元件间距为什么只能准确到小数点后1位(如:2.5)而不能到小数点后2位(如:2.54)请问这在那里设置。
  q+ C, K' d+ @5 r' `, \4 o6 i. \答：
A：请进入SETUP/Preference/Auto Dimensioning，然后从General Settings 窗口选择 Text在新打开的对话框中将Precision的Linear一栏增加到2位或者是3位，这是小数点后的位数。请试试看，如有问题欢迎随时来信。
3 S# A. i$ |. N! T( U6 i. E
' o7 Y2 [5 a0 @$ a$ X% f
8 k; c. ^+ c0 F- ?问：
' L( o$ _) g' |- I. O2 k% M在powerpcb中怎么样直接放置(不用在EDITOR DECAL中做成元件)一个2*3的焊盘,内径1.5外径3的过孔。是不是都要在EDITOR DECAL中做成元件后再调入。
% T/ b6 j$ h* P1 X4 a2 z8 {! y答：
只要有孔必须用元件，而且这是保证不出错误的最安全的方法。
, `4 d2 M" X! X  p8 t

+ ^5 H1 o* ?) a. h% a/ G" f问：
在powerpcb中画线是不是一定要有网络(鼠线连接)才能进行布线,没有鼠线连接可以直接画线吗?
& b- D) |7 P* q1 f; N6 u. Z答：
% Z0 X. m" h" W在PowerPCB中只要有电气连接肯定会有NET网络(鼠线连接)，但是在ECO下面可以不加NET网络直接追Route。
9 j# V5 u! l9 N; r& L! P6 n只适合简单的设计。在教程中有介绍。
. A# ~" ], b5 j( ?/ I- f


2 j) i* V: t! y7 r( j( M问：
1 n& q4 A7 q6 E有时要画一条0.5的线,而在Rules/../recommended中设置是0.2,为什么在画线输入W0.5后,这一段是0.5而下一段又变成0.2是不是powerpcb中画线就是这样。
7 b- C$ |6 y* g/ Y3 u& ~' V答：
% H% B2 }; k$ Y这是因为Rules/../recommended中设置优先，所以请更改设置，会比较方便。

, x! \) _: @& h5 @+ r/ p

问：
5 n' |$ o5 t# T, J; K' ?( E我已经能够创建复杂的plane area, 但是，尽管我在该Plane area中放置VIA，热焊盘自动出现，但鼠线却不消失，同样的PCB图中，GND层的热焊盘却不出现鼠线，为什么？
) ?4 V2 C3 N! f7 T7 G( J" p6 O7 K/ ~答：
" }1 k9 X. G* B: X鼠线是否显示一般与VIEW/NETS中的设置有关,请看多媒体教程第3部中有介绍,再说,显示鼠线并不一定表示没有连接,只要VERIFY DESIGN中的内层与连接检查无错就可以完全放心。

5 I$ c3 K( n3 k9 D8 d
问：
我希望在VCC层(Splix/Mixe)整个布+12V的Plane area,然后在其中一小块布+12S的Plane area如何操作。
答：
一般可以通过下面两个途径实现：
9 N, p" k" ~. ?/ ^2 ~' l. y正片使用COPPER POUR 功能,此时VCC层设置为普通的ROUTING 层即可。然后用COPPER POUR画，注意FLOOD设置。或者Splix/Mixe，注意LAYER 设置，是否将两个信号都ASSIGN了？另外外形是用AUTO PLANE SEPARATE 画的吗？
. a& k3 [' h& i; X; |% z

问：
1 D- h! R, I. m; q# k2 OPCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时， 情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误?
' z- H, w3 i$ p- C) G答：
可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。

问：
PowerPCB提供了一些常用器件的封装，问题是：
% P3 I7 p6 L. K1. 我不知道封装的名字和实际器件的对应关系
  C7 N) u: b- e6 F5 `: C2. 似乎PowerPCB的名字和国际通用的元器件的封装名字不是一致的，PowerPCB用了一些简写，如何对应起来？
" L, J' z" a8 L, G7 ^# p3. 一种封装对应好几种，如何选择？例如：SSOP8就有
8 i( q. Q5 d$ Q　　SO8-opt
  g- |. x9 I1 }7 a3 t) d　　SO8M1
1 O: ?4 a# J& P/ P　　SO8M2
* w4 W. z6 q$ I) y+ B3 a　　SO8NB
　　SO8NBWS
　　SO8WB
　　...
" E% u3 v- q, [6 h+ J答：　
' U1 m5 ~! v6 b/ F1 C2 i再次重申,最好不要使用厂商的库,应尽量自己建库.原因有多种,可以避免出错,虽然要多化些时间.
3 s' [( K  q6 t. w' c1 X3 R2 X& B5 |各家起名都有自己的规则,该例是根据具体的封装命名的一般人不容易记住,而且是用英制,不太适合我们使用.
" \3 f' L# r* ~* m: e- m9 ]. w+ a建议您根据元件资料,自己建立一个命名规则,慢慢建立自己的库.
Type 名用元件的封装名,Decal用自己的命名规则起名等.

wlkl

坐一下SF