3月30日 电源完整性的PCB设计 培训学习心得 [写心得，得积分，继续参加下次培训活动]

z666666d

慕小北 发表于 2013-4-1 10:50
$ h9 J* U9 T0 z6 {* @3 Z% |4 U, k: T& @我们老板临时要我们周末两天都加班，产品要赶出来去参展。然后清明放四天假。
/ Z! M3 O1 G8 b  ~+ F$ }) f$ Q3 v相当悲催的我

同问飞线引导

李秀芳

' J# P) Z+ ~( n" M0 _. w' q% f4 `
       很感谢JIMMY老师和肖美女老师的细心讲解，听肖老师讲课两次了，同是女生，人家懂得那么多那么深，自感惭愧啊！看来得多努力才是。看了前面的总结感觉大家笔记做的真仔细呀！我就简单的说几点我们layout的时候需要注意的：
   
     1.很多人都是先考虑把线走通了再来考虑电源问题，自己也不例外。这样必然导致后面有的电源通道不够或者画的shape不规整的问题，这样不仅不能满足提供充足的电源还有可能出现哑铃，上大下小，或者天线的问题存在。如果你说我的线密度不大，空间充足就另当别论，但是最好还是养成先规划好电源在走线的习惯。
1 U* M4 V7 y( O# H, R, \/ d     
2 j# K# q9 G5 q- w7 R6 |% t& B     2.说到规划电源就得提到层叠问题了，原则就是叠层要对称，防翘曲，主电源跟地是紧邻的。让电源有完整的就近的回路。但是避免两电源层共一个地，培训中说电源地紧耦合，要求他们的间隔小于5mil，但是对于我们板层少的来说为了满足板厚如1.6mm要求，肯定电源和地间隔不止5mil了，这时只要电源和地挨着也是可以的。同时保证重要信号线的参考平面完整且连续，如实在要跨分割就得跨接磁珠来实现回路。有时电源一层分割不了也可以在信号层或者顶层铺少量的铜实现连接，避免压差较大的两电源铜皮重合，这样电压波动会很大，然后空旷的地方最好都铺GND。
   
     3.布局的时候根据电源流向布，且综合考虑使回流路径短且不影响其他信号和器件。电容是不可或缺的，它能不能发挥作用除了value的选取（硬工决定）还就是位置的摆放了，大家都知道小电容靠近放，大电容可稍微放远点，但都是能近则近。主要是他们的滤波半径不一样，滤除的频率也不一样。摆放的时候尽量分布均匀。
7 }! o) V: j. R2 `6 W1 ~; J   
: I! }3 |5 D, R( J. A     4.电源线和铜走多宽合适呢，我们可按照1oz铜外层1mm走1A电流的方式走，内层1mm走0.5A。过孔就按孔周长=线宽算，你空间有的话可稍微加大，保证充裕的通道。对于芯片引脚，从工艺角度最好走线不超过引脚宽度。
7 S2 E) J; [4 k% Q! J      
      以上很多看似基础的问题我们在做pcb的时候却会忽略，写出来与大家共勉。同时我觉得这样总结出来不仅是对自己思路的整理和学习的巩固，还可以和大家一起学习，很好的提议。最后，老师讲解的时候多次提到仿真，通过仿真知道那个点信号有问题，然后通过问题找出相应的解决方式。论坛中也有很多人在研究仿真，很期待JIMMY老师后面有关于信号完整性及仿真方面的培训课题。

297469214

慢慢来，好好写作业

mialida0216

期待下次也可以参加！

当雪花爱上梅花

回来一看笔记，记得很零散，不知道从何写起，后面的也没听到，整个过程的感觉就是肖工知识很强大，研究得很深入，期间有提到的一个爬电距离，之前面试一家公司，面试题有这道，当时连这个名词都没听过，最后回来，还是在网上找了一下，才知道是什么，肖工说的是电源平面分割的宽度，电压大于12V，分隔距离就应该加大到50mil，电压过大，就要考虑到一个爬电距离了，我这里有一个疑问，在强电和弱电之间，他们分隔的话，距离要多少，才合适，我看好多板上直接带电源的，都会在电源边源开槽，这个槽的大小，是不是就是她的爬电距离呢。
写了半天，最后发现我写的一点，同去同仁都写完了，，无奈我只能删除了，之前刚接触这行的时候，听工程师说，地的回流很重要，当时没什么概念，现在终于明白了，什么线都有一个地的回流路径，要尽可能的让每一根信号线的回流路径做到最短，这次听完讲课，让我知道，电源更重要，它是一个板子最大的导电结构，同时也携带了最大的燥声，可能一个板子大部分的燥声跟串拢都是电源引起的，以前的一个布线思维也是先考虑信号线，等走得差不多的时候，再走电源，从来没有想到一些电源网络分配问题，很多知识点，还停留在一个模糊的概念当中，只知道有这么回事，却从来没有应用到设计中去，说来惭愧，关于电源，我也有一个问题，在走电源线的时候，大家的习惯是直接画一个铜皮加大宽度，还是画一个铜皮框铺铜呢（后者如果一个板子电源种类很多，没有电源层的情况下，会显得板子很混乱的感觉），如果1根电源线的电流是2A，通常的计算是走80mil 就可以满足载流要求了，在有空间的情况下，我们是走100-120之间，足够可以了，还是说按哪句话，越大越好，走三四百mil呢。
* x1 y! v. ]# b7 A! }写到最后，我想起之前一个老工程师说的一句话，做一块板子不难，难的是能让这个板子跑个5年，10年，还不出问题，能达到这样一个稳定性，才是最难的，所以，不光地，电源重要，每个细节都很重要。说到这里，也很惭愧，
最后，真诚的跟jimmy，肖工说声谢谢，用你们的行动把我们带动到这样一个好的技术交流氛围，让大家都不吝其词的分享心得，希望我们都能跟随你们的脚步，每天进步一点点，我一直不明白，是什么让他们有这样一个好的专业态度跟状态，科学家跟商人相比，搞科研可能更多时候，比商人创业更坚辛，研究的东西也更复杂，也未必就说搞科研的不能做生意，赚很多钱，但是没听哪个科学家说，我不研究导弹了，我要去开公司。Jimmy,你如何看待。又废话了那么多，严重BS。
5 x( s6 E* p$ z- d; y

jilin090612

在强电和弱电之间，他们分隔的话，距离要多少，才合适，我看好多板上直接带电源的，都会在电源边源开槽，这个槽的大小，是不是就是她的爬电距离呢。  一般市点与DC我们抓6.3MM，板子上开糟是因为安全间距不够，板子空间没办法移的情况下开糟，一般在上220V以上开糟也要达到4.0MM的安全间距，这次没报到名真可惜，公司不能上Q,下次报名杏姐可要提醒下我撒

木棉花

电源层与相邻的地层，可被看做一个电容。

你就会明白为什么它们之间的间距要尽可能的近

471264576

  我新来的家伙   求培训时间   在哪里培训     求回答

49547754

后悔没有参加呀

mialida0216

49547754 发表于 2013-4-2 10:20
后悔没有参加呀

天天关注啊，可惜看到的时候名额已满，人气太旺了，希望下次能有机会{:soso_e113:}

jilin090612

* X  I* I) C7 a3 U( t, c4 N9 K
附上：我们发的思考题，你能答多少，就能看出你究竟学到多少。
& |; n+ S3 C. ?
1、为什么大电容可以放在距离芯片较远位置，小电容要尽量靠近芯片管脚放置？

2、如何估算线宽和过孔的过流能力？

3、叠层是否是走线层越多越好，只要保证电源能连通就可以？  
: b, D; W; i# v7 t
4、为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波？
& Z: h* u* v7 z* T1 d) l
1 t- r  D$ {; T2 [; i- h
: Q5 y0 [4 l# H3 f3 Y& M# K 回答下其中的几个问题，不知道我认为的对不对？
% C, w5 X- m2 E5 |- q3 [; m
Q4、虽然并联电容可以有效的降低等效电感，但其中的谐振频率并没有得到改善，阻抗仍然变化的很快，这是就需要并联大量的电容来达到相对平坦的阻抗变化曲线，这样就很浪费如果使用不同的值的话就阻抗曲线就平坦些，
/ u% S4 ^% q6 I+ [2 A
Q1、为什么大电容可以放远点的原因好像是应该大电容的谐振频率较低对应的波长就大点去耦的范围就大点，小电容反之。

. P# h3 O6 _2 ^! m  y
Q2、而电流与线宽和过孔之间的关系好像还与温升还要看你做的是几OZ的板有关，不同的大条件下，线宽自然不一样了，我看书好像有一个公式可以百度下，还有现在比较经典的线宽和过孔与电流之间的关系的表格应该可以百度的到。

ZJB2013

期待希望能有机会参加一次就好了

yujingfa

power和gnd间距小于5mil，平面电容数量级在nf级别，应该可以很好滤除高频噪声；有个疑问，根据平板电容计算公式C=εs/4πkd，10mil和5mil无非差2倍的关系，不知这两层尽量靠近的真正原因是？不过在放置去耦电容时，电容两端要分别过孔到这两层，这两层尽量靠近可以减少via的寄生电感

mengzhuhao

hi_yjs 发表于 2013-3-30 20:52
偶自己开了个贴写心得~
《溺死在Jimmy培训的菜鸟》——信息量太大了~一下子涌过来，直接把偶溺死了~

摆放是要正反交错?截个图看看

sean20100814

培训没去成，被老板拉着天天加班到12点，清明节也没有一天假