找回密码
 注册
关于网站域名变更的通知
查看: 1545|回复: 4
打印 上一主题 下一主题

[Ansys仿真] SIwave进行传输线的S参数

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-3-28 19:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
siwave在对传输线S参数提取时,是否也包含了传输线过孔处的影响?

该用户从未签到

2#
发表于 2013-3-29 11:32 | 只看该作者
是包含了过孔的影响的

该用户从未签到

3#
发表于 2014-3-6 11:15 | 只看该作者
电容在链路中,可以连电容一起提么?

该用户从未签到

4#
发表于 2014-3-6 12:21 | 只看该作者
可以,但是hfss这类的软件应该只支持rlc边界,如果有相对准确的rlc参数可以借鉴。
* N& W. x& k* i4 M! {5 w% z# ]0 _: o否则就只能导touchstone到路分析。' b/ D- p1 C0 B) f8 `0 U

该用户从未签到

5#
发表于 2014-3-7 10:40 | 只看该作者
cousins 发表于 2014-3-6 12:21. v4 N9 H9 r8 }  K/ p
可以,但是hfss这类的软件应该只支持rlc边界,如果有相对准确的rlc参数可以借鉴。
* O1 b1 I$ O( D  ]; K5 T否则就只能导touchstone ...
( o6 T) b' z# a3 W, ~' _/ p  p
像SATA这种有耦合电容的线路,我在芯片端和CONN端建Port提s参数,在designer里看到的波形只有正没有负,如果在芯片端和电容端建Port提s参数到Designer波形就正负都有,请问这个耦合电容会有影响么,要怎么处理吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-5 18:30 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表