找回密码
 注册
关于网站域名变更的通知
查看: 1272|回复: 5
打印 上一主题 下一主题

[仿真讨论] [求助]2GHz交流耦合LVPECL时钟的隔直电容怎么放?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-2-19 20:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一根2GHz LVPECL时钟线,收发两端各有端接,但那两个隔直电容应该放源端还是负载端?! e. s$ J) H, B4 Q# O
怎么看待隔直电容在传输线上的角色?

该用户从未签到

2#
发表于 2013-2-22 10:17 | 只看该作者
大多数芯片的design guide里建议放在接收端的,不过也有放在源端的。

评分

参与人数 1贡献 +10 收起 理由
eeicciee + 10 TI的基本都是放在接收端

查看全部评分

该用户从未签到

3#
发表于 2013-2-22 11:34 | 只看该作者
LS正解,我以前也迷糊。

该用户从未签到

4#
 楼主| 发表于 2013-2-22 15:06 | 只看该作者
明白了,多谢!
- m3 Y1 X. m2 q5 J

该用户从未签到

5#
发表于 2017-12-4 14:08 | 只看该作者
什么时钟,这么高的频率?

该用户从未签到

6#
发表于 2019-2-20 17:05 | 只看该作者
一般是靠近接收端放置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-5 07:31 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表