找回密码
 注册
查看: 1169|回复: 3
打印 上一主题 下一主题

[HyperLynx] DDR2仿真频率设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-12-29 15:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
    DDR2 667,也就是说时钟频率在333MHZ。我在进行仿真的时候,各信号线的频率应该设置为多少呢?比如:时钟频率为333MHZ , CMD/ADD的频率为166MHZ , Control的频率为333MHZ , DQS的频率为333MHZ , DQ/DM频率为666MHZ。请大侠们指点,是该这样设置吗还是其他?另外,我的DQS线是单端,DQS#悬空,这对DQS和DQ线的频率设置有何影响吗?

该用户从未签到

2#
发表于 2013-1-2 23:04 | 只看该作者
都会仿真了,厉害呀。

该用户从未签到

3#
发表于 2013-1-4 12:33 | 只看该作者
我理解是DDR里面有1T和2T模式,我想你设置的是1T模式,此时ADDR/CTRL 频率均为DataRate/4,DQS/CLK/DQ为DataRate/2。数据不可能比时钟还快。

该用户从未签到

4#
发表于 2013-1-4 12:39 | 只看该作者
DQS单端差分与否不影响频率,主要考虑是SI的问题,差分会更好,若为单端,信号幅度是否增倍?按道理是这样,可否贴出实际测试的波形。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-2 11:50 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表