请教DxDesigner如何输出allegro的net list?

网上邻居

请教DxDesigner如何输出allegro的net list?
) ]) ^% o- s( f3 o- p( w谢谢。

braveboys

现在设计电路少了，不太常过来了。
不知道大家的问题出在什么地方，因为我对allegro不熟，以前用mentor cdb流程比较多，后来因为需要，将 dx 添加属性，走了网表流程到allegro下。当时用的版本是ee2005.
需要在原理图符号中具有device，part，ref des，pkg_type 4个属性（level有书写也需要，实际测试貌似可以不用），就可以生成网表导入到allegro，导出时尽量用pcb interface（tools菜单），不容易出问题。
另：刚刚在ee vx.1与spb 16.6测试，成功，只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符，但若走该流程，device看来还得添上。至少vx.1是这个样子的

luhailei

braveboys 发表于 2013-1-10 10:30
, t' \' R7 B+ P2 d这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比 ...

' |* o) B# X" k# g$ Z" z, l, g这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。
# b& i$ }$ X# p

ponkarthikeyan

我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助，让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表

xiesonny

直接导出就可以了呀，里面有ALLEGRO的网表输出的，是TEL后缀的

网上邻居

我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

7 G( q2 ^% W/ ^' w% z ! '' ;  ?
5 Z: [( K7 [* E; {3 Y
$A_PROPERTIES
, c8 J9 H2 ], D7 h- p
'PKG_TYPE' '0402'; ?
'VALUE' '50'; ?

$NETS
/ V" v1 J* Q, V/ \$ k
3 G, m3 m1 k  U. g& H/ f$PINS
. I* h* V1 L' T/ E$ o5 Z6 b. B

xiesonny

网上邻居 发表于 2012-12-25 16:16
; }+ m. e% l$ n3 K+ e$ s& b我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

. O" m! |6 B" v: e哈，这是PCBBBS PROTEL版的版主摸，，，

网上邻居

是啊，小的不才，刚刚开始学dxdesinger,还望赐教

xiesonny

网上邻居 发表于 2012-12-25 16:16
( X, ~0 P% D0 C- `9 v1 W我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
4 E0 v# c" G& e& `8 V) C* }$PACKAGES

/ N' l8 F* `7 w& ?% ]' R! j
+ S& o2 D/ b" d输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
: n9 i: H, N; K+ r& h5 T& u测试如下。
  Y7 ?. C0 S+ w9 A
6 R* {( a% Q1 n' C

海龙

那样DxDesigner怎样和allegro交互布局呢？

海龙

xiesonny 发表于 2012-12-26 10:00
输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
( w! j' L. i. X0 a+ d" `测试如下。
# Z) v! H+ s' M4 Y* T! P; Z ...

交互方面可以么？

denniszeng

应该要写个什么脚本程序吧，华为就是用DxD做SCH Allegro做PCB的

网上邻居

需要配置什么脚本文件吗？

braveboys

这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比如没有添加pkg_type。用export没这么多意提示，要是缺失属性导入到allegro会有问题

网上邻居

楼上哥们能详细介绍下方法吗？

iuven

没有哥们分享啊，哎.........