找回密码
 注册
查看: 7409|回复: 19
打印 上一主题 下一主题

请教DxDesigner如何输出allegro的net list?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-12-25 09:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教DxDesigner如何输出allegro的net list?
* f  I+ E" E& V/ K; V" @谢谢。

该用户从未签到

推荐
发表于 2015-3-14 02:04 | 只看该作者
现在设计电路少了,不太常过来了。+ L: J. l0 w. C% y
不知道大家的问题出在什么地方,因为我对allegro不熟,以前用mentor cdb流程比较多,后来因为需要,将 dx 添加属性,走了网表流程到allegro下。当时用的版本是ee2005.2 N; r7 y# z; D  g4 C  o0 B
需要在原理图符号中具有device,part,ref des,pkg_type 4个属性(level有书写也需要,实际测试貌似可以不用),就可以生成网表导入到allegro,导出时尽量用pcb interface(tools菜单),不容易出问题。
. e4 ~3 j0 [; C1 R+ Y9 G另:刚刚在ee vx.1与spb 16.6测试,成功,只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符,但若走该流程,device看来还得添上。至少vx.1是这个样子的

该用户从未签到

推荐
发表于 2015-3-12 13:54 | 只看该作者
braveboys 发表于 2013-1-10 10:30
  F& P/ h5 e8 j1 L8 s: @这个问题我曾经花了几天时间研究,可以用了。最好用create netlist ,这个还可以检查原路图的一些问题,比 ...

6 u/ ]7 m( h, R. _, r' ^这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。$ T3 t- K3 [& N4 n

点评

看下下面我的回复是否可解决您的问题  详情 回复 发表于 2015-3-14 02:05

该用户从未签到

推荐
发表于 2015-10-16 14:52 | 只看该作者
我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助,让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表  E$ o! E# F9 v8 ?5 N  B

该用户从未签到

2#
发表于 2012-12-25 13:23 | 只看该作者
直接导出就可以了呀,里面有ALLEGRO的网表输出的,是TEL后缀的, }0 h9 }( n0 ^( o- \  Q

该用户从未签到

3#
 楼主| 发表于 2012-12-25 16:16 | 只看该作者
我输出的netlsit内容很少,有很多信息没有,请帮忙看看是什么原因呢?
1 q; ~* A3 T3 r# N; k' S* R$PACKAGES
: W; D- j' S* w, H' [, S+ F3 n/ Q  _2 |. U$ t* j
! '' ;  ?8 S5 v" E* J/ A# a

4 H" c; m7 Z6 r# l6 U' i* O- C$A_PROPERTIES0 V, `+ y$ V  i6 u
0 z* Y" Z6 ?, C  i& @
'PKG_TYPE' '0402'; ?
: n2 L5 {$ E- c0 ?2 Q5 D2 q'VALUE' '50'; ?
1 c, f/ Q, D( \& Y' f* r/ }  c
  ?7 `+ a: u/ X3 Y4 g/ D0 f$NETS3 g8 k7 z7 U& @/ h5 M0 s- b! n' e" D

( y" K# s. h" T$PINS% K2 p7 c  {3 D7 K

该用户从未签到

4#
发表于 2012-12-25 17:21 | 只看该作者
网上邻居 发表于 2012-12-25 16:16 ; i, e6 j3 {  q: `! r" N- }* ]8 A5 T
我输出的netlsit内容很少,有很多信息没有,请帮忙看看是什么原因呢?5 o4 l! e! A, c' a4 }  s) ^  [
$PACKAGES

# q( H% E6 z0 z. ^哈,这是PCBBBS PROTEL版的版主摸,,,

该用户从未签到

5#
 楼主| 发表于 2012-12-26 09:15 | 只看该作者
是啊,小的不才,刚刚开始学dxdesinger,还望赐教

该用户从未签到

6#
发表于 2012-12-26 10:00 | 只看该作者
本帖最后由 xiesonny 于 2012-12-26 10:03 编辑 8 [% u) Y+ U7 ?' c, t: X
网上邻居 发表于 2012-12-25 16:16
) j2 p4 X8 ~$ t1 ?& `我输出的netlsit内容很少,有很多信息没有,请帮忙看看是什么原因呢?
' w- t! {/ H! X# J2 _) ?1 P2 P$PACKAGES
  h$ U1 Y" W( z

  |; ]# o, j8 L/ @3 V输出少什么信息,不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
4 }2 y& l" l+ ~+ d' L) d3 c测试如下。0 b1 L2 S: L. {0 R4 A; @6 d
8 ~5 W* w% N5 X! s" @' e6 R
5 k$ O, L# ~( H- o& P$ W! ?7 ^* Y  q

该用户从未签到

7#
发表于 2012-12-26 10:31 | 只看该作者
那样DxDesigner怎样和allegro交互布局呢?

该用户从未签到

8#
发表于 2012-12-26 10:33 | 只看该作者
xiesonny 发表于 2012-12-26 10:00
% O8 T) C3 t5 N, A: Z输出少什么信息,不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。# R. j( V, k" r  s3 R: w
测试如下。
0 T$ [- \: S; e2 I ...

; h7 q3 G  m: _交互方面可以么?
! }5 m% m/ E! Z5 q4 Z/ e$ [

该用户从未签到

9#
发表于 2012-12-27 10:52 | 只看该作者
应该要写个什么脚本程序吧,华为就是用DxD做SCH Allegro做PCB的

该用户从未签到

10#
 楼主| 发表于 2013-1-1 17:02 | 只看该作者
需要配置什么脚本文件吗?

该用户从未签到

11#
发表于 2013-1-10 10:30 来自手机 | 只看该作者
这个问题我曾经花了几天时间研究,可以用了。最好用create netlist ,这个还可以检查原路图的一些问题,比如没有添加pkg_type。用export没这么多意提示,要是缺失属性导入到allegro会有问题: q" E# |% f2 |7 V

点评

大哥能详细介绍一下吗  详情 回复 发表于 2020-4-23 15:29
这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。  详情 回复 发表于 2015-3-12 13:54

该用户从未签到

12#
 楼主| 发表于 2013-1-10 15:02 | 只看该作者
楼上哥们能详细介绍下方法吗?

该用户从未签到

13#
发表于 2014-1-22 11:12 | 只看该作者
没有哥们分享啊,哎.........
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-12-28 02:36 , Processed in 0.093750 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表