|
|
今晚膜拜了一下各位大大们的作品，在一天之内完成板子的确很牛，我等晚辈佩服之极，不过大赛完了，尘埃落定之后，晚辈在研习各位大大的板子时发现了一些问题，大致列举如下，先声明，晚辈只是看到板子就联想到了自己平时常犯的一些错误，对各位大大膜拜的同时也把一些问题写了写来，跟大家交流一下，同时也确认一下自己的那些认识是不是全部都是正确的，晚辈绝对不敢对各位大大不敬，认识不到位的地方还请大家多多批评我，那样我才能更好的进步。。。+ ^6 O' L z9 j
一、罗老大的板子
3 o* U- b `/ f" P' w$ L, u1.16版本的allegro有模块复用功能，每个DDR颗粒都可以做的一模一样，在DDR颗粒间串联的地址线我们让它尽量保持一致，控到1mil内，我们只在BGA和与BGA相连的第一个DDR颗粒之间绕线好一点呢？4 b9 V* B4 r/ a. L4 D* ^
2.0402的电容不铺铜，用一根12mil的线接是不是会更好一点呢？
, A N! k3 {& O( {/ j" M3.PCb板上有多个地平面时，是否在打孔换层处加地孔好一点呢？$ z- i0 Y& e5 |' y) l
4.差分对内那样做两根差分线已经不耦合了吧？# ?: k" s2 d) V
5.在实际设计过程中，PCB板上的八角电容，除了放到BGA里面的，为了保证焊接质量，剩下的还改成正常形式的封装是否会更好些呢？3 d5 Z; o; M9 t* C
6.PCB板上的同名网络开关没打开，个人觉得那个还是有必要的吧？孔打到同网络的pin上去了都不报错' _* K& l2 m$ P/ v
7.还有pindelay开关，抛开这个板子，我们通常再设计时，为了保险起见，不管有没有pindelay提前打开它比较好一点吧？万一有pindelay将来等长岂不是白做？
! H6 I& I2 r4 b. P, Q8.罗老大大约在-510.000 3255.000处也就是DM2_DDR0_A13的那根线的拐角只有3.415mil，个人觉得拐角的长度是不是有点小啊？快成直角了9 q8 ]2 R& ~8 A3 _6 {
9.c82、c84、c85也就是DDR附近的那几个大电容的地和PCB表层铺的地铜直接相连了，我觉得那样会不会把板外的干扰引出板内的地平面呢？* Y4 {: ?6 r4 e3 t1 Q
10.我觉得整板在板边做一圈不闭合的“法拉第电笼”是不是更好呢？* Z/ K) I% J( [$ N" U# Q4 s
11.罗老大的速度好快啊，不光丝印已经调好了，连光绘设置都弄好了，不过有点小瑕疵就是U6、U7的一脚标示上到别的器件上去了
/ [, u) }9 b& y" j" L12.罗老大的坐标原点好像不在PCB板边的四个角落上，做标注时只能做绝对的了吧？相对的不太好做诶
5 {: y7 {4 c$ Z& ]
2 ?$ ^/ U$ m3 t8 H5 {* q E$ b
二、李工的板子' U0 I! Z( D+ b$ R' o
1.DM2_DDR0_D7、DM2_DDR0_DQM0表层BGA处的线是一段一段的，是用推挤走线造成的吗？个人觉得修一下比较好吧？
2 w, B" ]- \- K7 q+ Q, n2.李工的走线、等长都做的很漂亮，可是个人觉得表层和内层的速率是不一样的，在表层绕线太多是不是不太好呢？
0 p% m6 p# V8 \8 B3.个人觉得李工的BGA那里的特殊区域做的有点大了吧？正常线宽是5.5，特殊区域里面是3.5，从BGA里出特殊区域时线宽会发生变化，为了保证阻抗连续，我们是不是也应该尽量保证线宽一致呢？
7 o5 W! Y# |8 L4.李工的板子上470.00 1180.00处的那个GND via，铜皮只包住了一半+ `3 K5 b( c/ \
5.李工的板子没做package keepin ,而且李工的route keepin的airgap是20mil，冠军的罗老大的airgap是30mil，同一个公司咋会有两种规范呢？% o! E3 x1 b! r
6.李工的BGA中电源地有好多共孔的，就目前的BGA看我觉得没有必要共孔了吧？
# X; t. R' Y) \& W$ U0 W9 B! W7.U2中的R1、R2连接的是clk差分对，底层我觉得尽量走成差分形式比较好吧？4 A, ~% R1 |4 [) m
8.C155、C156两端的热容量不一致，不知道加工时会不会产生立碑效应
, J- }+ Y) a0 a% a- R, G3 n9.大约在840.00 470.00处两个铜皮是不是离得太近了啊？空气间距只有5mil，而且一个是12V，一个是地应该更不好吧？
8 ]% ?0 f4 s9 ^" R5 c10.李工的几个DDR颗粒布局布线好像做的不太一样诶，用模块复用可以做的一样的9 E! N4 o6 t& ^: o9 V
11.李工好多0402的电容都是丝印压丝印的，好像不太好吧？/ `: [& M0 \6 U: F
12李工好多0402的电容都是直接铺铜皮的，若是铺铜的话，在pin左右两侧各挖两个小窗比较好吧？
+ W: C3 C, L" f& q0 l13李工c120、C129的电容1.5V和GND分别只打了一个via，好像太少了吧？
: ^4 U7 V/ e/ g" [6 |* c, L. {" t, B) s5 @& N
* k) g, c3 a1 c( k. G8 {. P5 l三、李鹍GG的板子* I( b4 r/ m( i+ k
1.C133、C134、C140、C141，热容量不一致，生产时会产生立碑的吧？& F1 V+ M& a5 V# B+ {/ l! l# B0 n. P7 X
2.BGA周围至少3mm是禁布同层器件的吧？好多离BGA太近了
6 _8 E6 N% M5 o6 j5 D3DDR的数据线要同组同层的吧？李鹍GG的DM2_DDR0_D17、DM2_DDR0_D19走在了表层，其它的走在内层，而且DQS走在表层，其它在内层，内外层速率都不一样，这样做应该不太好吧？5 g7 v4 A& W: V2 [
4.李鹍GG的器件禁布没做哦
5 m( [$ i0 h$ v/ z& I5 s5.J1是通孔器件，最好十字花连吧？
2 u8 `0 I5 V) A& T+ R3 R5 a/ X+ a- q6. k/ `" E2 v8 z8 j& ^
就目前的走线情况来看，李鹍GG要是做等长的话，压力会很大啊 _7 ~6 ]) }1 z) {: N+ [ V; ]
7.不知道别的地方什么要求，反正我们老大要求我们clk等关键信号全走内层，要同组同层，李鹍GG的clk全走在表层，好多线走在内层，这个好像时序上不太好；
' w, W$ ?3 I/ f& ~0 a; @7 J; t1 |8.还有我发现三位老大的板子上都没有光学定位点，PCB板上应该有成“L”形的ID board的吧？ |
|
[复制链接]
/1 
发表于 2012-12-21 16:34
