|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。# s$ U6 A) u4 [5 u& G
5 O5 [- z8 Y, O7 m( e8 U
先来看下冠军的作品
R$ E6 |; b: s# b( `/ R, q( O$ [1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。
# x) e) T& i7 ]. r
4 V" Y! R8 Y- n; S# K
% [) Y# o* R) D/ m. b! Y2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。1 X% a5 a0 B( ^, W
/ O/ U$ g/ J" _' j* N
( _3 E5 k4 E; R+ G6 \5 `7 M3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。
6 f3 G9 f3 k% E. f# u7 X
. V; O) y! m- R. O/ g. ?( a8 f6 v" Z8 [1 w: {7 k
4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。
3 _8 E' Z! W" Z4 ^4 `2 j8 k
l" |- o* r* A: z" O5 y, |1 L. H' r8 d3 ?( h
5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!
5 v; }- ~% T! d/ @
* ?8 ?. } q" q* C. X/ a) d* c* P2 ]' L- O. P6 L7 O3 y- |
6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。$ R' M. A, A% d2 ]
1 e' R" w7 o( p, I& l, }7 a3 E3 t# H7 T. D' z: Y" ^0 ^/ j9 q' _
下面来看下亚军的作品2 K. f- ~; E" K6 t5 `6 X5 z
1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。9 [1 i- V8 H+ g2 C2 |- e: X2 i
# _: R4 t, e; [- [# U; o6 d F1 O9 b' F @7 H" K, ]
2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。
- K8 E" ^8 c7 Q" [
5 o; ~) [0 I. Q( L9 i& ?- ^) g, e
7 t( N& \0 E* O3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。 P0 g4 C& P1 Z$ y0 @9 U4 O& b
`" v4 S5 @* O4 ?# K, T! m
; o7 [$ E4 O4 @1 T& a3 I: l3 B- _( h4 n下面再来看下季军的作品
3 H0 S( e1 A* w1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。; |1 N- m: `4 x/ n. r; C% } V3 `
: p+ P9 ?: j$ d6 j( e, z$ O
6 B. T, R$ e$ L- a7 O+ {- E
2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。
6 n; o/ c$ y( t( m6 S1 @
/ u8 y$ M) u0 c$ N2 R( [- y7 @! S$ |! H: L
3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。' F4 \ [, Q8 Z- k* y
: u, p% J9 O( S# t" b8 l+ b3 a; C/ @: y# g8 D+ Q
4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。" `: N" Y. b" n# f3 i: @$ D
1 z# B7 A6 ^6 z2 O- c; Y; d
. J9 F% t7 _% k. a7 H
5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。+ ^1 M; m5 _$ ?+ x- ?
i5 k" y; S# {" {
往下看VTT部分的供电吧!9 s6 Y" L% ]. U% T
U7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。6 x9 \: _; ^% R+ m
+ v; J; |5 _, ~
再来看DDR3REF。
3 t' I s6 z5 @1 e, K$ ZREF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。) J H* U- c$ D
1 ~! V) ^4 |: P: n; @4 ^* J% L a
|
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2012-12-18 17:53
发表于 2012-12-18 18:02
