|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。
9 `2 j' q6 c6 E" Z% x7 i3 @
" g" q% M7 b" a# q先来看下冠军的作品
) ?5 I- \* E, t1 T: W1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。
+ V: c; B( d, d( H: }% O+ K
; n, z: U ?8 v. d: c
% Y. }" e, ^- d3 V u' O) I2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。
8 B5 U6 T( w5 D5 k
5 R- S! C7 _; N. C& w6 \9 M
7 W6 @- n: y5 U( X& W0 h* d/ j3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。
' i6 X9 @6 `$ W& @
7 A$ W- W; v3 ?" d4 p1 B
: g# e" ~! K K X6 N( @* u4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。. T" X+ w& c4 `/ r* ?+ t
5 X A6 o; m d6 w! V
7 z- R4 `) l1 E& d+ M/ ?5 ~5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!3 O5 d5 u& y: E& a+ m2 F% X
5 n$ {" k+ }! `6 u3 x6 t
1 d3 n& q4 d1 X6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。
, B4 u8 ~! h1 `: u
9 H+ S8 Q, q0 V; n' D
, \' B! x0 l3 p- u; E. Q& a下面来看下亚军的作品1 @& Z% c- |$ v: w4 o# o }
1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。# |- |! o$ i/ C# _3 r8 z7 a: O
- P* D; X: z" L+ E
# _7 o6 t+ S2 ~- i
2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。5 M$ ?4 G b5 }8 t4 m# y
; G3 T. k" s$ u' x# n
' s& Q( {6 g1 N- n6 x: \# A# g( L
3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。0 J* X& @% u6 ]) P n' U. p
; ]3 m \& A4 P7 ]' z
; u+ f8 h y+ o; \下面再来看下季军的作品2 l; b$ o8 }- A9 ?3 ]
1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。
/ G/ T- b% h5 O, K& I9 a' e0 J9 U" l
: g: J- A! O1 F& ]5 u
3 \7 Y+ ~0 F" K, u( S
2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。5 H7 z9 x. ^0 |; J; b: @( D& h1 u
2 I2 l9 G2 B3 Y& F0 c/ C. j
! Y% w l% B) a# o. q& P& `3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。
/ G/ X4 n3 |* J" u, F8 w, O
9 L5 f9 K' S5 Y/ b+ q: Y& |6 s( }
6 H) B* a" b9 g" w4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。
/ U6 B' O H5 S T$ B* U3 T
/ b+ w+ D y6 x7 E
+ Q6 n; h7 x% _: r5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。, M, O9 F' Q2 a. n( e+ k
) V) ?. D6 d2 ?; c. J
往下看VTT部分的供电吧!
. [5 p8 ]2 h7 v9 h$ c0 ~4 EU7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。
2 g* _1 a( ]! Z8 d8 S9 V# r1 r1 D
' @% P( H5 v! R: u再来看DDR3REF。
. u3 R5 l7 Q7 J5 f( {+ T) H0 f' e* aREF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。$ k! q% r5 s4 G. o
# K% d9 y/ |. O ~3 s3 i |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2012-12-18 17:53
发表于 2012-12-18 18:02
