AD9如何设置器件引脚间距很小的设计规则？

liuchao6102616

sy_lixiang 发表于 2012-12-3 21:51
哥们，对对对，就是这个意思，你是怎么设置的啊？快教教我。。。

6 R! D% t: ^. b9 g6 i4 P我一般是直接忽略，非要弄的话我觉得版主的方法应该是最好的。

huasheng501

吴鸣 发表于 2012-12-4 08:45
如果都关掉不利于DRC检查好不好，你是一个一个添加方便，还是把原理图圈起来添加方便；真是搞不懂你？

9 ^5 y" H  F, w% R9 O$ f! q呵呵，你更改原理图后不要重新导入原理图吗，你不知道添加class有快捷键吗，框选网络后可以直接将其新建或者添加到一个class里面，所花时间不会超过10s！你选几个网络，右击一下，选择NET ACTIONS,多的就不说了。

sy_lixiang

谢谢楼上兄弟的回复，向你们学习了。
' m! q7 A) ]' Y* D6 o7 ^- k
方法都不错。
9 D( N. W: {3 G$ ~# J* J) E4 G
# }( V# k% W! z3 g1 _( H每个人有自己的风格吧，我个人是不会轻易把规则给disable掉的。
3 E+ V5 D5 ^" k: f) W* d& W9 ]但自己很清楚的情况下，禁掉也没什么问题

JIMDENG

如果吴鸣大师说的方法可行，那就是一个很好的方法！有空试试。

denniszeng

对于了这类设计规则经常用到，要么针对单个器件要么针对这一类的封装或创建Class去设定，若设置好规则后有报错那就把默认最小间距规则修改下即可。

zhanweiming2014

吴鸣 发表于 2012-12-3 22:19
' i9 E! B% ?/ i# V4 t; Z这类规则我一般在原理图中添加，点击放置->
Directives-> Blanket
3 V1 L+ G5 j5 m: p% L  b5 w               ->PCB Layout

这个方法，对于原理设计也是很方便
: ^8 t( y' m2 |: f) B) N) P