[Cadence Sigrity] 关于FPGA的板级信号完整性仿真讨论

该用户从未签到

电梯直达

1^#

发表于 2012-11-28 10:55 | 只看该作者回帖奖励

您需要登录才可以下载或查看，没有帐号？注册

x

做FPGA的板级信号完整性仿真，我们是应该用Quartus II产生的IBIS模型还是在官网上下载的IBIS模型来仿真呢？？并且问下我要对时钟信号仿真，但没找到晶振的IBIS模型，不知道大家是怎么处理的呢？？

GMT+8, 2025-7-4 02:24 , Processed in 0.093750 second(s), 24 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

推荐内容 /1