找回密码
 注册
关于网站域名变更的通知
查看: 1242|回复: 3
打印 上一主题 下一主题

Altera Cyclone iii 时钟输出的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-27 11:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
    请问各位大侠, 我用的EP3C80的芯片 , 需要输出时钟去控制外设 ,对时钟要求较高, 请问专用时钟输出引脚是DPCLK 和 CDPCLK 吗?
# L  L+ t& s$ D; _% g$ [- M* j  
2 z6 F- j3 r; L" L9 N1 P7 Y  这些时钟输出引脚的电平怎么配置啊? IO bank里吗? 手册上没见着~- {. Z, c* D2 T9 W( M
  ! }5 b' C+ C2 b$ K7 u
    谢谢大家!
% y; C8 R  v$ N! R; H5 }9 O' D: z6 A* v: C  m- v0 a6 @+ B- e

该用户从未签到

2#
发表于 2012-11-28 22:20 | 只看该作者
芯片手册上肯定会有的,对时钟要求高的话,当然最好通过PLL输出。。

该用户从未签到

3#
发表于 2012-12-4 20:27 | 只看该作者
专用输出 肯定是 PLL_outp 了。
. o% M! s1 ?! {! h. B' ]" Y; A电平3.3V肯定是LVTTL,差分输出要差分通道了、

该用户从未签到

4#
发表于 2012-12-5 21:10 | 只看该作者
PLL_outp这个是正解,电平在quartus约束里设置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 14:16 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表