时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
  N( w6 x/ T' K7 [1 Z大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

时钟不用等长吗？我让对接的同事难做了
% C4 ?& |0 h8 X6 g: G7 p/ ?' }& `

超級狗

五个国王 发表于 2025-6-26 16:27
( Q: L! ?1 H, y% A4 q& H' x谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

% `; ]# y  ^+ r2 K/ ]主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。
% A8 w; H+ W+ y: f" z, a( f
6 S+ V- r, w4 H! [0 F" d1 K再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。
% `) k* x0 I  D$ S0 @' ~
( o) ^+ g7 j, \, w$ e% x
9 J* g! m5 E  Q# z! j

myiccdream

/ ~' B5 k" Z2 N9 T) |

五个国王 发表于 2025-6-26 16:27
! |, T+ X/ p1 e8 @  w" u* c9 e+ G谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
( F( n9 I% Z2 v% V3 Y3 C而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
硬件改一次版 那可是老板的嫌弃 和money的支出


RMII 的要求看这个地方，
9 N* K% P( K# [0 [# Hhttps://www.intel.cn/content/www ... phy-interfaces.html
7 J/ |" u1 t& P: V) }

" y" t+ e1 A, ]

五个国王

myiccdream 发表于 2025-6-26 16:52
你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
0 [9 b2 u5 y- a* S8 }2 {而且对于一 ...

好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己
/ g, U  T" L; h: A& r7 J

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
$ k5 o$ p. x6 H' r; T& K时钟不用等长吗？我让对接的同事难做了

不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。


你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。