时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
( B6 R0 ^$ k4 F& c( Z大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

+ |( U' Y. w& P8 \8 ]! u时钟不用等长吗？我让对接的同事难做了
; u; n7 G* s1 |1 J

超級狗

五个国王 发表于 2025-6-26 16:27
. D& z) r0 s0 ?2 P% C; b谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。

0 t5 ]4 l" ^3 t/ b再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。

: N# j( x% G4 o1 D6 m
. s6 N+ a* m; J8 T$ q

myiccdream

9 u+ Q( H) B% ~' `! w

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

( C/ ?# _5 l2 X! m6 }; d1 Z0 Y你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
% x" `3 o$ g& E: i6 u! S0 y3 J1 g而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
$ _$ V2 y7 ~$ X6 h8 F1 R8 V硬件改一次版 那可是老板的嫌弃 和money的支出

0 b/ u) ]! L* U9 @1 E4 g6 W) B
5 M/ z7 z# f0 s3 oRMII 的要求看这个地方，
https://www.intel.cn/content/www ... phy-interfaces.html
+ Y$ y9 a+ x( r( w* w. K+ n9 o1 E
$ d/ Y8 @0 T4 s6 `, |

五个国王

myiccdream 发表于 2025-6-26 16:52
你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
8 W6 }9 ^' p+ N5 @! ]而且对于一 ...

好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
时钟不用等长吗？我让对接的同事难做了

' w/ `$ h& l" I2 k/ E不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。
9 p% ~1 D! ?& \7 i# E: V
" h/ o& @: y7 S
8 c% X1 }6 y8 a0 Z8 [4 ~你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。
' Z. ^( A" s& N! e* G7 ^