cadence原理图DRC检查

狂羁青马

如图，器件的gnd管脚连到了一起，但是丢了接地符，导致管脚没链接到GND,软件DRC能检查出来吗
3 Y. g# E, S* r8 H% a

huo_xing

不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

wen11902

这种您直接试一下不就知道了。drc不能检查出来（软件会把他们三个当成同一个网络，但网络名不是GND），软件没办法判断器件的GND引脚是否接GND网络

超級狗

huo_xing 发表于 2025-6-14 20:44
" {/ R# H% R0 x6 e( _8 x不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

, \; d1 @( _$ O8 \* C. s你讓狗弟想到在鎮輔司挑糞時發生的蠢事。

有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、DGND 和 AGND，最後還是沒接在一起！
/ c5 V% P8 b. f; T( T5 h6 b# p

狂羁青马

huo_xing 发表于 2025-6-14 20:44
不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

设置Power属性也不行呢，软件没法检查电源对外有没有连接
* D. T2 d* l  [9 ~5 s; [+ V

超級狗

狗弟有一個疑問！
. u! d8 O% o- S& Q" p
哥都只靠 DRC 幫您檢查，不一條一條線確認嗎？

% ^% B8 T, }! O$ W: D. ]其實這行為有點像寫軟件時，只靠編譯器（Compiler）檢查語法錯誤，而不檢查邏輯錯誤。
8 p3 y, v! o1 H/ ^6 J

huo_xing

超級狗 发表于 2025-6-16 09:37
你讓狗弟想到在鎮輔司挑糞時發生的蠢事。

' G6 m  Q7 `3 z+ H8 h有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、 ...

cadence的规则是只有power属性的引脚才能把名称定义一样，同样的名称就是一个网络名，就算不给net也是连一起的。
7 t) q1 S5 g. k4 D0 U# X; w, e8 t. G$ h其他属性的pin不能重名，要不drc不过。
* Y2 Q! H' ^1 `0 N9 [& R看他的命名是gnd1,2，3.就算给了power属性也是三个网络

huo_xing

狂羁青马 发表于 2025-6-16 11:17
设置Power属性也不行呢，软件没法检查电源对外有没有连接

除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络
" q9 A- F, S# A6 }: c2 \

狂羁青马

huo_xing 发表于 2025-6-16 13:28
% s3 V, O9 c$ q1 y* h- S% P$ U2 s" W除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络

我gnd命名一样，丢了GND符合可以检查出来吗
! v4 ~5 M$ t, ^" A' f& J- nDRC检查使用single net和off page，还有什么好用的吗

huo_xing

狂羁青马 发表于 2025-6-16 20:04
7 P" t% O- F5 d$ Q5 T4 ?+ g8 j我gnd命名一样，丢了GND符合可以检查出来吗
DRC检查使用single net和off page，还有什么好用的吗

. O; z% n. [) J6 `. D* _可以，但是劝你不要这么搞。
- \0 `( E6 M3 K- w2 q9 D5 j$ _3 Q) y
举个简单例子，芯片上的nc引脚你设置成power属性并命名nc。如果板卡上有一个以上的相同芯片，那么出来的网表里面就会有一个nc的网络，对应的pin就是所有芯片的nc引脚。
9 ~4 T6 S- g  N, y" H! g& \5 X
  {1 a* w9 {# c4 n0 c( a这种情况再高级的信号采集板块上很常见。高级的AD/DA芯片都是要求每一路独立处理，每个芯片的AGND都单独和板卡DGND隔离处理的。如果芯片的agnd使用你说的这种办法，pcb上就是连一起的。