cadence原理图DRC检查

狂羁青马

如图，器件的gnd管脚连到了一起，但是丢了接地符，导致管脚没链接到GND,软件DRC能检查出来吗
( t6 z+ {* V  u) _

huo_xing

不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

wen11902

这种您直接试一下不就知道了。drc不能检查出来（软件会把他们三个当成同一个网络，但网络名不是GND），软件没办法判断器件的GND引脚是否接GND网络

超級狗

- C5 t3 p) x) L% u  D

huo_xing 发表于 2025-6-14 20:44
不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

9 i! a4 b; V: ?你讓狗弟想到在鎮輔司挑糞時發生的蠢事。

+ w$ `. i+ p5 g1 [2 {有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、DGND 和 AGND，最後還是沒接在一起！
- q- F1 [# N# Z
+ V2 q+ {9 u' I( j/ A; \
3 T! z) I3 \: {$ q

狂羁青马

huo_xing 发表于 2025-6-14 20:44
不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

设置Power属性也不行呢，软件没法检查电源对外有没有连接
9 `1 K" P  ?/ _

超級狗

狗弟有一個疑問！

哥都只靠 DRC 幫您檢查，不一條一條線確認嗎？
( @9 A) {9 Q7 M9 q9 D* s
其實這行為有點像寫軟件時，只靠編譯器（Compiler）檢查語法錯誤，而不檢查邏輯錯誤。
! f& s& `* V1 a% i/ P. W; p

huo_xing

超級狗 发表于 2025-6-16 09:37
' F9 Z, K5 ?, B& c* e2 s3 R: F你讓狗弟想到在鎮輔司挑糞時發生的蠢事。

  p+ J( h2 p. J! Y2 [8 L  w有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、 ...

cadence的规则是只有power属性的引脚才能把名称定义一样，同样的名称就是一个网络名，就算不给net也是连一起的。
" U. r; Y9 k! j3 }0 X4 ]其他属性的pin不能重名，要不drc不过。
看他的命名是gnd1,2，3.就算给了power属性也是三个网络
$ L3 s8 [0 S! U5 ^5 {( j

huo_xing

狂羁青马 发表于 2025-6-16 11:17
6 D; K4 w5 [6 K: H* [设置Power属性也不行呢，软件没法检查电源对外有没有连接

$ ~5 k" V/ \; Y8 M除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络

狂羁青马

huo_xing 发表于 2025-6-16 13:28
6 i5 d' l9 A7 Z( e; }$ R& M除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络

我gnd命名一样，丢了GND符合可以检查出来吗
6 c% h/ B+ ~0 n4 e( p) h6 l" UDRC检查使用single net和off page，还有什么好用的吗

huo_xing

狂羁青马 发表于 2025-6-16 20:04
9 |1 k) W! v( K0 n# w我gnd命名一样，丢了GND符合可以检查出来吗
& ]6 ~2 g, H+ o! ]3 BDRC检查使用single net和off page，还有什么好用的吗

可以，但是劝你不要这么搞。
- E; D7 v3 }- z' c* V
举个简单例子，芯片上的nc引脚你设置成power属性并命名nc。如果板卡上有一个以上的相同芯片，那么出来的网表里面就会有一个nc的网络，对应的pin就是所有芯片的nc引脚。
! x5 W7 @: a! v+ E% z9 d& F- i
这种情况再高级的信号采集板块上很常见。高级的AD/DA芯片都是要求每一路独立处理，每个芯片的AGND都单独和板卡DGND隔离处理的。如果芯片的agnd使用你说的这种办法，pcb上就是连一起的。
- A, f. k9 t! ?/ ^. C

  H. C. c8 ?. q) u0 E1 W4 r9 q: a+ E