|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
/ F/ e2 o' j1 Y8 I. @
. H$ b v+ b4 Y$ h9 c了解 DDR 的各个信号功能与网络名。$ U! X0 g9 m; N$ u# P1 T! O
与 DDR 相比,DDR2/3 最大差别多了功能 OTD 与 OCD。
7 K1 h1 k3 p/ h9 |" n, ]重要信号线& z1 G2 `' U$ T6 J
1.DQS 信号:
8 M' q1 A4 J' C. j! u) O9 DDQS 是 DDR SDRAM 中的重要功能,它的功能主要用来在一个时钟周期内准
E$ f: U% I4 b. q! Y0 X; K确的区分出每个传输周期,并便于接收方准确接收数据。每一颗芯片都有一个5 m* u" O! ^' ~5 L8 _* F, \7 X
DQS 信号线,它是双向的,在写入时它用来传送由北桥发来的 DQS 信号,读
5 e. ]2 ~, Z8 a5 H, f# q取时,则由芯片生成 DQS 向北桥发送。完全可以说,它就是数据的同步信号
* o2 J9 |1 U! k5 v2.CLK 信号:
6 J! ?! ~# A* h/ y2 dDDR SDRAM 对时钟的精确性有着很高的要求,而 DDR SDRAM 有两个时
: o, z; @$ E$ K; l2 \# A; M9 L, @钟,一个是外部的总线时钟,一个是内部的工作时钟,在理论上 DDR SDRAM
4 C/ p( u( ^0 B+ h这两个时钟应该是同步的。, J. v& d% M+ Z- r, g1 P$ R
二.分组设定
4 G7 `- i1 V% r1 u4 I! ^数据组的分组应该以每个字节通道来划分,DM0、DQS0 以及 DQ0~DQ7 为第- ?9 C4 n8 e! H) @: D
1 字节通道,DM1、DQS1 以及 DQ8~DQ15 为第 2 字节通道,以此类推。每个- F* a* L2 Y, `$ Z
字节通道内有严格的长度匹配关系。其他信号走线长度应按照组为单位来进行
- |. c; q- t: h5 i匹配,每组内信号长度差应该严格控制在一定范围内。不同组的信号间虽然不0 n7 c1 o3 h$ y
像组内信号那样要求严格,但不同组长度差同样也有一定要求;数据信号组的
2 e% t2 F+ i% L布线优先级是所有信号组中最高的,因为它工作在 2 倍时钟频率下,它的信号7 X3 Y6 ?9 f; p# e7 {6 j: g
完整性要求是最高的。另外,数据信号组是所有这些信号组中占最大部分内存' C8 y# P! l, n7 F% ^3 r
总线位宽的部分,也是最主要的走线长度匹配有要求的信号组。) b+ F9 b6 D# V
2 O7 w% @2 a& W# S1 l: ^# r- N
DDR3.pdf
(540.75 KB, 下载次数: 6)
; w) W% w+ W3 Q! O
. o) I/ j; S' @% C: ~
4 [: |- d# {9 f0 t/ j5 T" |. N- ], M" `3 ^1 I' w5 m
|
评分
-
查看全部评分
|