找回密码
 注册
关于网站域名变更的通知
查看: 423|回复: 3
打印 上一主题 下一主题

DDR布线的常见知识归纳

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2025-3-7 17:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

) V1 L) z  A; ?. e" B' k
6 i" \8 z  P8 A. t. \0 N! A了解 DDR 的各个信号功能与网络名。
" U, ^, E; {+ {" V3 z0 M, x" \与 DDR 相比,DDR2/3 最大差别多了功能 OTD 与 OCD。7 y& ^5 _% j4 z! c( k. H2 S
重要信号线
5 V; h3 i" a$ v7 R' ~1.DQS 信号:
9 J# _( q& J2 \6 o$ PDQS 是 DDR SDRAM 中的重要功能,它的功能主要用来在一个时钟周期内准
4 S! E8 {) n5 Q& }9 A" Q确的区分出每个传输周期,并便于接收方准确接收数据。每一颗芯片都有一个2 Y  n3 l! J+ A: q
DQS 信号线,它是双向的,在写入时它用来传送由北桥发来的 DQS 信号,读  Z& ?( I! `4 y9 f
取时,则由芯片生成 DQS 向北桥发送。完全可以说,它就是数据的同步信号
( r# {0 e& L, h7 x2.CLK 信号:$ X+ g: Z& s3 @$ P0 ^" I* P
DDR SDRAM 对时钟的精确性有着很高的要求,而 DDR SDRAM 有两个时  ?- d5 z" C5 N3 |
钟,一个是外部的总线时钟,一个是内部的工作时钟,在理论上 DDR SDRAM ! Y; E/ {& u7 [, @" @  `
这两个时钟应该是同步的。
% h3 x( o$ z# v! C- q/ |1 x7 {二.分组设定
+ Y4 L, Q3 S) n  }数据组的分组应该以每个字节通道来划分,DM0、DQS0 以及 DQ0~DQ7 为第3 S6 V3 _$ ?7 n9 p3 c" u
1 字节通道,DM1、DQS1 以及 DQ8~DQ15 为第 2 字节通道,以此类推。每个. o* y) y) x% `5 A- d/ u* k$ ^6 p  G
字节通道内有严格的长度匹配关系。其他信号走线长度应按照组为单位来进行
; y$ z3 K* o; f# Q4 e. U匹配,每组内信号长度差应该严格控制在一定范围内。不同组的信号间虽然不5 {: ^/ b) Q" M% N* o
像组内信号那样要求严格,但不同组长度差同样也有一定要求;数据信号组的
* f, Q/ b7 F/ G4 _6 @) l布线优先级是所有信号组中最高的,因为它工作在 2 倍时钟频率下,它的信号
, w  M  x) y3 f0 c! w: B$ Q完整性要求是最高的。另外,数据信号组是所有这些信号组中占最大部分内存
/ l; |6 Q8 k- k6 Z总线位宽的部分,也是最主要的走线长度匹配有要求的信号组。
% z8 R7 C* H2 T; r' I2 Y) u4 v# Q/ D9 N
DDR3.pdf (540.75 KB, 下载次数: 6)
1 q- q5 l. z0 z$ R
" v' |1 T# j1 e2 v, ~- G! E. v' v% c: J2 g+ _

; ?( a4 l, y8 \7 n

点评

免费注册,注册就得50元  发表于 2025-3-7 17:36

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 少了故意安插的廣告會更好!

查看全部评分

该用户从未签到

2#
发表于 2025-3-7 17:35 | 只看该作者
免费注册,注册就得50元

点评

谢谢分享!: 5.0
谢谢分享!: 5
咱家附近的「石二鍋」,該不會就是您開的吧?^_^  发表于 2025-3-8 11:16

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 不用註冊就給五兩銀!

查看全部评分

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 22:34 , Processed in 0.171875 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表