不同电源系统单板相连电流倒灌

狂羁青马

一个产品中，两块子卡的CPU  3.3VIO相连(i2c,urat,其它一些相连)，由于IO是不同的电源系统，两个板子上电时间不同，会发生电流倒灌，怎么办
一块板子先上电了，另一块板子还没上电，io倒灌电流，使IO的电源变成了1.23V

超級狗

沒人想聽副畜長的故事嗎？

: e& P, C1 C  A( j/ _

超級狗

狂羁青马 发表于 2025-1-11 14:55
: p& {0 z8 }( ?/ `  a; o不是我控的，一个机箱中有多个子卡，有FPGA子卡，mcu子卡，cpu子卡等很多，大家都是统一由底板+5V供电， ...

不知道这种内部多个模块的机箱，一般都怎么设计这种电源系统。

各板卡之間，若互相不知道彼此電源的狀況，最好就用 Bus Switch、或有 Power Isolation 功能的電平轉換芯片（Level Translator）、緩衝芯片（Buffer）、邏輯閘（Logic Gtae）...等芯片，將彼此間連接的 I/O 隔開。

- _) [3 y( a. U. i/ n當然上面許多高人說，他們從來不隔也沒事。你若信也行，就讓它們漏吧！哪天有問題再說。前提是公司或老闆，不會將你阿嚕巴到死。

從樓主的敘述來看，系統似乎挺複雜的，應該不是那種十幾塊錢的玩具。電路要設計成什麼樣的穩定度，一直是攻城獅的一個抉擇。以前論壇上也有人講過，那是攻城獅心中的一把尺。
2 y2 z- G& J6 g
做的若是玩具，便宜、能動就好，沒人會怪你。做的若是與生命或安全攸關的東西，最好秉持良心，當心會有報應的！
' {0 _% H2 ]' X- J( `7 p, N7 I) e7 v

超級狗

76553706 发表于 2025-1-3 15:44
74LVT245, 就可以搞定

+ y/ }6 H$ L$ s9 ~& c, B這位兄弟應該深受其害過！
  A' T5 u9 u8 l0 i+ Y( H: B/ X
# z# ?$ y  M. \/ ^4 l+ F; ]這個議題以前提過，你在邏輯閘的規格書中，有看到 I_off 或 Power Isolation 字眼的，就表示這哀西（IC）在沒電的狀態下，I/O 腳位是高阻抗（Hi-Z）。
. R. `- R* X7 e' {
踢哀（TI）稱為 I_off，嗯插屁（NXP）和其它供應商稱為 Power Isolation，或有其它稱呼者，族繁不及備載！

LVC 系列邏輯閘、部分電平轉換（Level Translator）例如踢哀（TI）TXU / TXS 系列、嗯插屁（NXP）NXU / NXS 系列都有支援，但 9306 系列電平轉換（Level Translator）就不支援，大家使用時要小心就是。

7 d. C$ W6 G! P6 s: A' ~. P74LVT245
, O) F5 \% h' n1 |* A% vI_off Supports Live Insertion, Partial-Power-DownMode and Back Drive protection

- Z5 d' V# ~( J/ w' P: t9 B


7 W$ }" x* ^7 [9 e4 f$ y% D

huo_xing

是否影响使用。如果必须要解决，加电平转换或隔离

76553706

74LVT245, 就可以搞定

超級狗

踢哀（TI）Bus Switch Selection Guide

LiuTao166462139

学习了！感谢分享

狂羁青马

huo_xing 发表于 2025-1-3 15:40
是否影响使用。如果必须要解决，加电平转换或隔离

目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会对CPU产生影响。感觉这是常见问题啊，产品中板跟板的级联，IO电源分属不同电源系统，总会有这样的问题
0 f/ [; M- v) P( e2 l5 i
5 s3 N: E9 T& a1 z0 q1 T+ b. r! w7 k
6 {' R1 r# F; M: Z

狂羁青马

aarom 发表于 2025-1-5 03:39
在各板"輸出電源"串一個順向二極體(Schottky diode), 再接在一起.

6 I) G3 z2 Z' A8 i3 q一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总会遇到这种情况
0 t8 k2 M# R9 O3 t. T/ o

huo_xing

狂羁青马 发表于 2025-1-6 10:46
5 ?/ ^$ p$ q+ D4 J" y7 d4 `* z目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会 ...

* B8 _. J( V2 L5 c+ N0 f  |& V没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
不同板卡之间的电源系统压差很正常，要不手册中怎么有工作电压范围问题。
  G4 E4 F- A" t  i思考下极端情况：同一个板卡上同一电压等级都会有不一致的问题啊。比如pcb布线压差，电子元器件误差。这些问题怎么不提？
4 ?$ p: C* ~: J- g2 D" a+ I+ o

狂羁青马

huo_xing 发表于 2025-1-6 10:54
没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
不同板卡之间的电源系统压差很正常，要不手册 ...

+ O+ ^1 y; w" N2 B: h2 y5 W7 M感谢回复，但你这个回复跟我表达的不是一码事呢

超級狗

) y+ w; B8 {6 C! l5 w+ Q5 b

狂羁青马 发表于 2025-1-6 10:54
) H1 H; P1 T3 a8 P一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总 ...

, r+ {" Q9 ]6 j7 V+ R; x! W

• 後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。
• 在該板子未供電前，先上電板子給過去的 I/O 要先保持高阻抗（Hi-Z），或者說先設成輸入（Input） 。
• I/O 漏電（I/O Leakage）問題一定要擋，現在看似正常、不代表以後都會正常。
• 信不信由你們，言盡於此。我懶得再寫去罰站的故事了！
  

$ U+ }8 w# g- g, A; w5 W
( |+ m5 A! z( Q* g

huo_xing

超級狗 发表于 2025-1-6 13:39
. D) q- ~! A5 t: `4 O& y* M這位兄弟應該深受其害過！

' q' R# x+ p( v2 T這個議題以前提過，你在邏輯閘的規格書中，有看到 I 或 Power Isolation 字 ...

" v8 y* X+ g0 r9 K1 K. J# _设计上应该还是重点关注cpu侧的需求。一般只有特定的几个引脚对上电状态是有要求的，普通IO是无所谓的。
: H" @# E5 K$ J7 E6 V如果把所有io都要考虑，老板该来找你谈心了

超級狗

) M7 O; c. a; `/ c( H! H
) f* \  r* h& D7 K- V吾人雖為邪教教徒，但教的都是正統武學。
. p+ [$ o& s% ?- C0 ?! M! h
若嫌費事、串個電阻去擋也行。前爛公司的副處長，還沒升上去之前，就用了 1K 電阻解決。
& Y. X! o" t2 @) y( Q1 B
但在他得意之餘，到了下個計劃就不會動了！
0 u3 t8 V8 f: F

狂羁青马

超級狗 发表于 2025-1-6 13:19

後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。

在該板子未供電前，先上電板 ...

; G* H: p: V6 f( n( t核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施