STM32F103时钟怎么配置

Heaven_1

前言：

一般情况下单片机的时钟配置是单片机程序中的第一步，也是很重要的一步。这时候我们需要考虑以下几个问题。

1．  系统时钟的时钟源用哪个。

2．  系统时钟频率要多少。

3．  每个模块的时钟频率要多少。

4．  如果外部时钟出了问题，这个时候时钟是怎么运行的。

下面就针对性的讲一讲STM32F103的时钟配置。

2 b9 N9 v5 S+ v; H" w( ^知识点：

1. 系统复位后，HSI振荡器被选为系统时钟。当时钟源被直接或通过PLL间接作为系统时钟时，它将不能被停止。

' T2 V- J2 a: V" t! O/ Q

2. STM32F103的三个可以作为系统时钟的时钟源，分别是HSI、HSE、PLL。而PLL的时钟源是HSI/2（内部RC振荡器二分频）、HSE。

( r& D- S5 a! u0 S( |

         3.如果使用HSI,系统时钟我们能达到的最大频率是64MHz,如果使用HSE，系统时钟最大频率是72MHz。

3 j( h* o; I% u  P5 p7 x6 L/ H

         4.APB时钟有低速PCLK1和高速PCLK2；PCLK1是从HCLK二分频得到的，最大36MHZ，根据上一条知识点如果是使用HSI,则最快是32MHz。

         5. PLL的设定需要在使能之前，一旦PLL使能后参数不可更改。

         6.附录是一些缩写的英文全称，也有一些补充的知识点。

步骤：

第一步     初始化时钟

         不管现在SYSCLK的时钟源是哪个，我们要更换时钟源。先RCC_DeInit();

第二步              打开时钟

内部高速时钟HSI           RCC_HSICmd(ENABLE);

外部高速时钟HSE          RCC_HSEConfig(RCC_HSE_ON);

第三步              等待时钟晶振工作

         HSI            While(RCC_GetFlagStatus(RCC_FLAG_HSIRDY)== RESET);

         HSE           While(RCC_GetFlagStatus(RCC_FLAG_HSERDY)== RESET);

第四步              设置AHB时钟HCLK

                                                                 RCC_HCLKConfig(RCC_SYSCLK_Div1);

分频系数自己设定，一般都是RCC_SYSCLK_Div1即不分频。

第五步              设置低速APB时钟

                                                                 RCC_PCLK1Config(RCC_HCLK_Div2);

第六步              设置高速APB时钟

                                                                 RCC_PCLK2Config(RCC_HCLK_Div1);

第七步              设置PLL                     如果不使用PLL，请略过此步骤

HSI                                                  RCC_PLLConfig(RCC_PLLSource_HSI_Div2 , RCC_PLLMul_16 );

         HSE                                                 RCC_PLLConfig(RCC_PLLSource_HSE_Div1 , RCC_PLLMul_9 );

: _7 @  u/ e. G( \+ {

第八步              打开PLL                     如果不使用PLL，请略过此步骤

                                                                 RCC_PLLCmd(ENABLE);

9 ?. ~* }$ {6 t9 |9 C3 i

第九步              等待PLL工作          如果不使用PLL，请略过此步骤

                                                                 while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);

1 ^4 r# K) n/ ]

第十步              设置系统时钟

HSI                                                  RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI);

HSE                                                 RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI);

         PLL                                                  RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

第十一步         判断是否是设置的时钟

HSI                                                  while(RCC_GetSYSCLKSource() != 0x00);

HSE                                                 while(RCC_GetSYSCLKSource() != 0x04);

PLL                                                  while(RCC_GetSYSCLKSource() != 0x08);

: z) t( s: h6 o( a/ ]5 f  v
  d1 T: v0 R' Y1 T
  w& E' q2 C) `. z附录：一些缩写的英文全称及中文翻译,帮助理解记忆。

IWDG       Independent Watchdog                                   独立看门狗

' J7 C0 ?( D( L1 O1 N1 l+ P

RTC           Real Time Clock                                                      实时时钟

                   时钟源可以是LSI,或者LSE,再或者HSE的128分频。

LSI             Low Speed Internal                                                       内部低速时钟

                   RC振荡器，频率为40kHz。供IWDG使用，还能作为RTC的时钟源。

HSI            High Speed Internal                                             内部高速时钟

                   RC振荡器，频率为8MHz。

HSE           High Speed External                                             外部高速时钟

                   可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。

PLL            锁相环倍频输出

                   其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，

6 p2 M, G& Z4 J

SYSCLK     System Colock                                                                 系统时钟

8 J3 q; `) K% S* n: `

AHB          AdvancedHigh peRFormance Bus                   高级高性能总线

                   AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。

* i. l* @( @8 T. X4 S" Q2 ~

APB          Advanced Peripheral Bus                                  高级外围设备总线

                   APB主要用于外设模块(如ADC、USB、SPI、UART等)与AHB之间的连接。

HCLK         Advanced High performance Bus Clock                 高级高性能总线时钟

                   就是SYSCLK经过AHB Prescaler(预分频器)后得到的AHB的时钟。

4 T, T& w. p. U8 t/ Y, k) P, P

PCLK         Peripheral Bus Clock                                            外围设备总线时钟                  

                   PCLK有两个，一个是低速的PCLK1,另一个是高速的PCLK2。

                   PCLK1是经过APB1 Prescaler后得到的APB1时钟。

PCLK2是经过APB2 Prescaler后得到的APB2时钟。

FCLK                   Free Runing Clock                                                  自由运行时钟

为供给CPU内核的时钟信号，CPU的主频就是指这个信号;1/FCLK就是CPU时钟周期。

为什么叫自由运行时钟呢？下面是别人家的讲解。

ARMJISHU注：FCLK 为处理器的自由振荡的处理器时钟，用来采样中断和为调试模块计时。在处理器休眠时，通过FCLK 保证可以采样到中断和跟踪休眠事件。 Cortex-M3内核的“自由运行时钟(free running clock)”FCLK。“自由”表现在它不来自系统时钟HCLK，因此在系统时钟停止时FCLK 也继续运行。FCLK和HCLK 互相同步。FCLK 是一个自由振荡的HCLK。FCLK 和HCLK 应该互相平衡，保证进入Cortex-M3 时的延迟相同。

; G. O& s) l1 K& m0 ?, c) u: h
0 w: {) V- j! L2 Q关键字：STM32F103  时钟配置  流程