EMC设计的三个技巧

Heaven_1

新型材料的出现和加工工艺水平的不断提高，以及高灵敏度 CCD 器件和电子学技术的飞速发展，使得高分辨率光学遥感器成为世界各国在空间遥感领域研究的热点。其中，高分辨率相机系统作为侦察手段之一而倍受关注。

; r. f. i7 [$ E6 B! S% ^+ F$ X" j

由于没有地球大气层的保护，系统在空间的工作环境比地面环境恶劣、复杂得多。来自银河系，包括太阳的高能带电粒子的轰击、气候的变化无常、力学环境的冲击，使可靠性成为控制系统设计中的关键问题，而其中的电磁兼容性(EMC)设计又是可靠性设计的重要一环。

( K9 F* b: ^! Z. h

在新产品研发阶段就进行 EMC 设计，比等到产品 EMC 测试不合时再才进行改进，费用可以大大节省，效率可以大大提高；反之，效率就会降低，费用就会增加。因此在控制系统板级设计时，就要求我们尽量多地考虑 EMC 问题，力求将 EMI 降到最低。

' z3 ^3 I; f) p) F; m% m* O

01
' `' r; N7 V7 n( q# r6 Z) O6 g8 t: L形成干扰的基本要素

各种形式的电磁干扰(EMI)是影响电子设备电磁兼容性的主要因素，在电子系统设计中，为避免干扰，应当首先了解形成干扰的基本要素。形成干扰的基本要素有三个。

1.1 干扰源

干扰源，指产生干扰的元件、设备或信号。干扰源一般分为内部和外部两种。内部干扰是电子设备内部各元部件之间的相互干扰。例如：(1)工作电源通过线路的分布电容和绝缘电阻产生漏电而造成的干扰;(2)信号通过地线、电源和传输导线的阻抗互相耦合，或导线之间的互感造成的干扰;(3)设备或系统内部某些元件发热，影响元件本身或其他元件的稳定性造成的干扰;(4)大功率和高电压部件产生的磁场、电场通过耦合影响其它部件造成的干扰。

外部干扰是电子设备或系统以外的因素对线路、设备或系统的干扰。例如：(1)外部的高电压、电源通过绝缘漏电而干扰电子线路、设备或系统;(2)外部大功率的设备在空间产生很强的磁场，通过互感耦合干扰电子线路、设备或系统;(3)空间电磁对电子线路或系统产生的干扰;(4)工作环境温度不稳定，引起电子线路、设备或系统内部元器件参数改变造成的干扰。

$ ]" H3 R! M3 B* p. G/ r* W. p

1.2 供能量传输的路径

传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径有以下三种。

' l8 d0 C. g0 \, h: o

(1) 当干扰源的频率较高，干扰信号的波长又比被干扰对象的结构尺寸小，或者干扰源与被干扰者之间的距离 r≥λ/2π时，则干扰信号可以认为是辐射场，它以平面电磁波形式向外辐射电磁场能量进入被干扰对象的通路。

3 W: k* K* P9 }( O7 u4 e(2) 干扰信号以漏电和耦合形式，通过绝缘支撑物(包括空气)为媒介，经公共阻抗的耦合进入被航空航天干扰的线路、设备或系统。

- C- f; o. f, v1 g(3) 干扰信号还可以通过直接传导方式进入线路、设备或系统。

/ ~( K0 d# [: ^8 t0 P$ w. L* t

1.3 接收器

接收器一般是敏感器件，指容易被干扰的器件。并且当电磁干扰强度超过允许的界限时，这个器件会发生紊乱。如：A/D、D/A 转换器、单片机，数字集成电路，弱信号放大器等。

02
抗干扰设计

2.1 抑制干扰源

抑制干扰源就是尽可能地减小干扰源的 du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的 du/dt 主要是通过在干扰源两端并联电容来实现。减小干扰源的 di/dt 则通过在干扰源回路串联电感或电阻以及增加续流二极管来实现。抑制干扰源的常用措施如下。

0 N3 \$ n1 G4 c# ]

(1) 继电器线圈增加续流二极管，消除断开线

圈时产生的反电动势干扰。仅添加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。

(2) 在继电器接点两端并接火花抑制电路(一般是 RC 串联电路，电阻一般选几千到几万欧姆，电容选 0.01μF)，减小电火花影响。

(3) 给电机加滤波电路，注意使电容、电感引线尽量短。

! |" U4 D7 v/ J, b$ \/ b! {

(4) 电路板上每个 IC 要并接一个 0.01μF～0.1μF 高频电容，以减小 IC 对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。

(5) 布线时避免 90°折线，减少高频噪声发射。

. y( q1 n5 F/ X9 ?. ]  ~& [( z) X7 Y

(6) 可控硅两端并接 RC 抑制电路，减小可控硅产生的噪声。

2.2 切断干扰路径

高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。辐射干扰一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加屏蔽罩。切断干扰传播路径的常用措施如下。

5 V9 w. X" K* U& L" |" U& O

(1) 充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感，要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用 100Ω电阻代替磁珠。

(2) 如果单片机的 I/O 口用来控制电机等噪声器件，在 I/O 口与噪声源之间应加隔离(增加π形滤波电路)。

(3) 注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。

5 ?& l% L. o) u

(4) 电路板合理分区，如强、弱信号，数字、模拟信号分开。尽可能把干扰源(如电机，继电器)与敏感元件(如单片机)远离。

5 {# n+ V; F0 Z5 q* D* S3 r

(5) 用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。

(6) 单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。

(7) 在单片机 I/O 口、电源线、电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显着提高电路的抗干扰性能。

2.3 提高敏感器件的抗干扰性能

提高敏感器件的抗干扰性能是指敏感器件尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复正常的方法。提高敏感器件抗干扰性能的常用措施如下。

) j8 i( M) P$ ~2 Y

(1) 布线时尽量减少回路环的面积，以降低感应噪声。

* e8 A, y5 }/ \* w% [1 S(2) 布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。

$ f6 @4 K3 v8 A7 ^- Q( L* r" S- b  @(3) 对于单片机闲置的 I/O 口，不要悬空，要接地或接电源。其它 IC 的闲置端在不改变系统逻辑的情况下接地或接电源。

(4) 对单片机使用电源监控及看门狗电路，可大幅度提高整个电路的抗干扰性能。

(5) 在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。

6 e, v  u! x/ W# |

03
# c$ G5 P) u1 F4 z8 S实际应用中的设计要点

3.1 精心做好板层的定义

对于多层 PCB 板的分层，从 EMC 角度出发并综合其它因素，给出优选的层设置如表 1 所示。地平面 EMC 的主要目的是提供一个低阻抗的地，并且给电源提供最小的噪声回流。在实际布线中，位于两地层之间的信号层和与地层相邻的信号层是 PCB 布线时的优先布线层。高速线、时钟线和总线等重要信号线应在这些优先信号层上布线和换层。

具体到六层板布局，优先考虑方案 1，首先其电源平面和地平面相邻;其次地平面均与信号层相邻;布线时优选层 S2，将那些高 di/dt 的信号(如时钟线)尽量放在这一层，其次选 S3、S1 层。主电源和其对应的地在第 4 层和第 5 层，层厚设置时，增大 S2～P1 之间的间距，减小 P1～G2 之间的间距。具体数值要通过阻抗匹配公式计算得出。当成本要求较高时，可采用方案 2，优选布线层 S1、S2。方案 3 则保证了电源、地平面相邻，减少了电源阻抗;但只有 S2 才有好的参考平面。方案 4 适用于对于少量信号要求高的场合，它能提供最好的布线层 S2。

3.2 寻找最佳布局

PCB 设计者的主要设计和布局的内容之一是保证不发生隔离层重叠的情况。如果出现重叠的隔离层，就会在重叠的隔离层部分产生有限大小的电容。

首先要考虑 PCB 尺寸大小。PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定 PCB 尺寸后，再确定特殊元件的位置。最后根据电路的功能单元，对电路的全部元器件进行布局。尽可能地缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

' C& X9 S* `( b6 |" K8 m

有些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

  L0 ?4 U# N5 b1 q  T

3.3 制定合理的布线规则

布线没有特定的标准，只有电子工程师在多年的电路设计过程中总结出的一些设计规范和设计原则。我们在电路设计时，运用这些规范和原则，对电路的整体布局和线路的铺设进行抗干扰设计的整体把握和预测，不仅能减少设计成本，还能减少电磁干扰问题的出现。

/ F0 I. j, V% \+ h2 ]+ S

布线时为减少串扰应采用以下一些设计原则：最小化元件间的物理距离;最小化并行布线走线的长度;元件要远离互联接口及其他容易受数据干扰及耦合影响的区域;对阻抗受控走线或频波能量丰富的走线提供正确的终端;避免互相平行的走线布线，提供走线间足够的间隔以最小化电感耦合;相邻层上的布线要互相垂直，防止层间的电容耦合;降低信号到地的参考距离间隔;降低走线阻抗和信号驱动电平等。

为帮助大家做好电子、电气产品电磁兼容性（EMC）电路设计，解决电磁干扰发射、信号传导发射所导致的电路信号辐射问题，小编给大家精选了一份超干货的电磁兼容 EMC 学习资料大礼包，包含 70 份+电磁兼容 EMC 经典电路资料、100 分钟手把手教你 EMC 案例分析与仿真视频教程。

  H7 b7 r1 w: V% f& G
) g8 Z' g8 K  j- q