请教下，降压DCDC的SW脚出现这种波形一般是什么情况？

Scisci · 发表于 2024-4-7 09:34

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如图，降压IC测出的SW管脚波形，有好多周期性振荡，想请教一般是什么情况下会出现这种波形？算异常吗？怎么解决？担心RE测试过不去。。。

Scisci · 发表于 2024-4-7 17:31

huo_xing 发表于 2024-4-7 16:12
) z/ Q% q4 R+ e, l: o/ Z电感不要随便改，电感大了会影响电路环路稳定性、负载调整率。你现在担心的是EMC，buck做这个优化对EMC只 ...

确实，电感值变大些，实测动态负载响应变差了些（输出电容没去变化它），但考虑到这个板子后端负载不会变化太大，所以感觉取舍下，电感适当加大些，振荡基本消除，不知道这样说对不对；至于上面说想消除这个振荡，是这边担忧会不会有EMI的问题（也是猜测），刚查了下测试标准，30Mhz以下貌似无要求

，复测了下没调电感之前的“SW”波形，振荡的频率在10Mhz以下（是不是可以理解为，这个轻载时的振荡波形不用管他，也不会影响RE测试？）。

myiccdream · 发表于 2024-4-7 15:09

本帖最后由 myiccdream 于 2024-4-7 15:11 编辑

Scisci 发表于 2024-4-7 14:41/ [0 `" f+ O0 I3 q
是嘛，主要担心这振荡辐射太强，怕过不了RE辐射测试，有办法补救嘛

最简单的办法就是在输出端加一个阻值不大的电阻，。造成一个假负载。让芯片电流上去
其他的办法就是根据实际电流，把把电感值改小。改芯片工作频率。

Scisci · 发表于 2024-4-7 09:37

电源IC用的TPS565242

Scisci · 发表于 2024-4-7 09:41

这是Layout部分；波形测试的是空载和带载时（大概0.5~1A左右）的波形，没什么很大差异。。。。

apeng168 · 发表于 2024-4-7 13:52

这是电源芯片自身机制

huo_xing · 发表于 2024-4-7 14:08

这个SW波形很好了。后面震荡是负载太轻，负载加上去就没有了

Scisci · 发表于 2024-4-7 14:40

huo_xing 发表于 2024-4-7 14:08+ m4 D4 o' Q/ h- }5 i) r: C! W4 f$ `
这个SW波形很好了。后面震荡是负载太轻，负载加上去就没有了

当时设计时不知道负载电流大概多少，想着直接上的负载max=5A，而实际可能只要不到1A

，负载后期不会有太多变化了，需要消除这种振荡有什么建议嘛？求教。

Scisci · 发表于 2024-4-7 14:41

apeng168 发表于 2024-4-7 13:526 K4 J4 o; C2 n, M( y
这是电源芯片自身机制

是嘛，主要担心这振荡辐射太强，怕过不了RE辐射测试

，有办法补救嘛

Pornlin · 发表于 2024-4-7 15:08

辐射源主要时SW，减小SW的覆铜面积可以减小辐射。根据你电流只有1A，可以更换大感值的电感应该能改善这个开关波形

Scisci · 发表于 2024-4-7 15:32

Pornlin 发表于 2024-4-7 15:080 U; }& Z" X" \7 r, e
辐射源主要时SW，减小SW的覆铜面积可以减小辐射。根据你电流只有1A，可以更换大感值的电感应该能改善这个开 ...

实测有效电感值从2.2uH改为4.7uH,振荡改善很多。

Pornlin · 发表于 2024-4-7 16:05

Scisci 发表于 2024-4-7 15:32
, r/ G8 @2 Q; b4 m* C0 A) H实测有效电感值从2.2uH改为4.7uH,振荡改善很多。

可以去TI网站仿真一下，或者找一个PIN to PIN的低电流的替换料更佳。

huo_xing · 发表于 2024-4-7 16:12

本帖最后由 huo_xing 于 2024-4-7 16:28 编辑

Scisci 发表于 2024-4-7 15:329 K) q2 A" F; ^# X% ?1 _* K8 C/ q
实测有效电感值从2.2uH改为4.7uH,振荡改善很多。

电感不要随便改，电感大了会影响电路环路稳定性、负载调整率。你现在担心的是EMC，buck做这个优化对EMC只有好处。如果没有这个功能，那么mos在第一个震荡开始就会进入下一个周期的开关。mos的开关模式时dv/dt是远远高于震荡模式的，那么EMC那个更好还要讨论吗？
如果还不明白，换个角度考虑。buck芯片如果搞了这个功能虽然效率上去了，但是板卡的EMC更差。优化EMC的成本谁来承担？这个芯片谁还会买？（很多时候效率80%和90%是无所谓的，但是成本是必须要考虑）