关于信号跨分割，为什么在同层不可跨分割，但打了过孔换层后可以参考不同层？求教！

cindy0924

sandyxc 发表于 2012-7-20 09:09
* x/ ], W$ r, @5 k- g# x谢谢这位朋友
你说的是通常的方法。
现在我的问题是，信号打孔过层后，参考层改变了，这个时候也没加缝 ...

3 j+ Y1 E- L. \+ E; H2 k
你所谓的公板设计是那样的，你觉得可行。那现在100M的速度这种设计可行，不代表1G,10G的速度可行。9楼也从原理上给出了解决，为何楼主一味的纠结公板的设计呢？
/ E& v3 Q: i5 w  f2 k9 o0 V, y而且一共四层板，你不让他参考不同层，那你打算怎么走？布线很多时候是一种折中

sandyxc

cindy0924 发表于 2012-8-9 21:34
0 [7 Q8 |& J/ W' O1 g你所谓的公板设计是那样的，你觉得可行。那现在100M的速度这种设计可行，不代表1G,10G的速度可行。9楼也 ...

" Z' @  l5 l1 Y+ f感谢您的回复{:soso_e100:}

1. 按我现有的知识量，我认为这种方式不可行，而在多个不同厂家的公版设计中看到这种方式，只是暂认为可行；

2. 不管这种方式正确与否，我都想找出理论依据。
8 g" ~/ w6 W: [. o1 T$ ^
3. 4层板叠构，我用的是 SIG - PWR - GND - SIG，所以才会出现这种现象，再加上我们现在的PCB集成度高，Layout上没办法，改6层板成本又过高，不得已而为之。这种情况，当然是布线没办法的时候了，如果空间足够，当然不会有这个问题了。

jang2lin

可是有一个问题，DDR走线这么密，不可能每根线换层了都能够在附近放via的吧，但是BGA的你又必须得要打过孔啊。

sandyxc

jang2lin 发表于 2012-8-17 15:29
可是有一个问题，DDR走线这么密，不可能每根线换层了都能够在附近放via的吧，但是BGA的你又必须得要打过孔啊 ...

' Q3 D2 F( r) [/ f6 w哦，感谢这位朋友的回复
: X5 t- T# p* c# |5 y! Z
3 t8 @" C( v  n' ]; ?DDR不会有这种情况的。

2 T5 S8 p8 j* M/ `; a9 s( }: K  v我遇到的，一般都是USB、SATA、HDMI这些信号，主要是PCB很小，SIG-PWR-GND-SIG这样的叠构，电源分布又很复杂，所以就出现了这种情况。
5 ~3 Y$ y( @4 T8 Z