找回密码
 注册
关于网站域名变更的通知
123
返回列表 发新帖
楼主: sandyxc
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

31#
发表于 2012-8-9 21:34 | 只看该作者
本帖最后由 cindy0924 于 2012-8-9 21:38 编辑 4 U# Q' c# d0 j  {+ Y, |9 f
sandyxc 发表于 2012-7-20 09:09
7 C9 ]2 p0 I, Q8 Y$ [谢谢这位朋友
0 N5 o5 J* p! Z% H4 M" n- _% u你说的是通常的方法。
0 v  K6 W5 o- c' O! F. Z2 X6 |现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝 ...
5 D# t8 y, z$ H

5 I+ {! J: P. S; X5 o, C$ ]你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也从原理上给出了解决,为何楼主一味的纠结公板的设计呢?, ~& e& l/ v2 u: F! `9 R
而且一共四层板,你不让他参考不同层,那你打算怎么走?布线很多时候是一种折中

该用户从未签到

32#
 楼主| 发表于 2012-8-10 10:26 | 只看该作者
cindy0924 发表于 2012-8-9 21:34
  ^- Z+ t" Y: ^& P  G4 |2 {你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也 ...
& D/ B( j' f1 J9 j2 p- e  p6 T
感谢您的回复{:soso_e100:}
$ j  Q6 X0 v9 R8 o* ~, ^* [! v; `# N7 e- A, T; ?; J
1. 按我现有的知识量,我认为这种方式不可行,而在多个不同厂家的公版设计中看到这种方式,只是暂认为可行;
1 `* E; x3 m, ^. g  ~' ~; a( T2 M* f* s5 S+ m+ Q+ Q: G: \
2. 不管这种方式正确与否,我都想找出理论依据。
% n! P( m6 G$ H4 I5 ~" H. R+ O  v. J6 |9 b5 z7 a
3. 4层板叠构,我用的是 SIG - PWR - GND - SIG,所以才会出现这种现象,再加上我们现在的PCB集成度高,Layout上没办法,改6层板成本又过高,不得已而为之。这种情况,当然是布线没办法的时候了,如果空间足够,当然不会有这个问题了。

该用户从未签到

33#
发表于 2012-8-17 15:29 | 只看该作者
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊。

该用户从未签到

34#
 楼主| 发表于 2012-8-18 10:23 | 只看该作者
jang2lin 发表于 2012-8-17 15:29 4 L- Y0 n. W1 L  L6 z! ^
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊 ...

( W  M) b7 x; o+ L9 Q: N$ B哦,感谢这位朋友的回复% w+ ]7 T- C- U

# K. }& ?" q) ^$ B! UDDR不会有这种情况的。
/ n6 `# N8 ?  D- {  G# H% [" I5 Y. x/ d" O9 h/ J
我遇到的,一般都是USB、SATA、HDMI这些信号,主要是PCB很小,SIG-PWR-GND-SIG这样的叠构,电源分布又很复杂,所以就出现了这种情况。4 ^+ C2 }+ c  J, S+ \
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 23:22 , Processed in 0.093750 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表