找回密码
 注册
关于网站域名变更的通知
查看: 9796|回复: 33
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-7-18 18:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 sandyxc 于 2012-7-19 12:20 编辑
, t: _4 u5 c* @* Y8 m  Y* [) }
5 d: J; l; f7 R- m还是跨分割的老问题了7 _  v7 A) f2 D9 I8 F6 A7 K

) @) P8 ~3 E4 G% t0 [5 V看过一些4层板的PCB文件,常出现一些高速信号换层后跨分割,比如说 1 组USB信号,在 TOP 层参考 3.3V,然后打了 Via 换到BOTTOM 层走线,但参考层变成了GND,这样算不算跨分割?如果不算,那信号如何回流的?' c- K& M. r& C$ X4 S

' X  U$ _' v$ E  `& g如果信号不换层,而参考层从 3.3V 变为GND,这无疑属于跨分割,但打了 Via 后,这样的方式为什么可行?1 Q/ C7 `, I( G+ K3 d" l, A9 U. q9 t

$ \* M% s( @$ \, E2 k我参考过公版PCB设计,也请教过布线较资深的工程师,证明这种方法是可行的,只是现在找不到理论依据
. u" S! w  ^0 y9 z$ Q" G5 c9 Q- J7 {5 v, a) Y6 t/ K% @
向大家请教了{:soso_e100:} , A/ T" z- Y$ r9 o  {3 `

/ g7 J6 ?, A* b: o等高手出现了~

该用户从未签到

2#
发表于 2012-7-18 19:28 | 只看该作者
电源和GND之间有平面电容,提供回流路径,不得已而为之

该用户从未签到

3#
 楼主| 发表于 2012-7-18 22:48 | 只看该作者
本帖最后由 sandyxc 于 2012-7-19 09:07 编辑 + E6 J8 }! h4 D/ J
3345243 发表于 2012-7-18 19:28
# q. Q/ k& l, z% R电源和GND之间有平面电容,提供回流路径,不得已而为之

- B3 c6 t' U& S. b6 s* H
! v) c8 O# o/ H9 B: d! C那如果是从3.3V ,就到5V呢,也没有电容( V6 g# A* K' I! m3 U
! x2 `3 Q9 \2 S; d7 c
感觉不是电源和地之间的电容的原因。

该用户从未签到

4#
发表于 2012-7-19 10:07 | 只看该作者
关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换层附近加过孔把两个参考层连接起来,如果电压不同就在信号换层附近加电容,把两个参考层缝合起来。

该用户从未签到

5#
 楼主| 发表于 2012-7-19 10:34 | 只看该作者
yejialu 发表于 2012-7-19 10:07
: m8 L$ U, b8 _& v- K+ r关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换 ...
- Z. }* c+ H: k
对,这是最常见,也是最规范的方式,5 F' W; t$ K7 z0 k' X% }
* o! z' o( r8 v# [
但这种打孔后参考层改变的设计常见到,不知是否合理?, W' ]! ^5 m: s. k3 K: a% r
个人感觉,与过孔有关系,但找不到原因。

该用户从未签到

6#
发表于 2012-7-19 11:21 | 只看该作者
本帖最后由 yejialu 于 2012-7-20 09:29 编辑
3 x1 @$ P. ~5 r$ q  }' j4 l
! i8 ]$ @( H7 b参考层改变之类的要加电容,而不是过孔。

该用户从未签到

7#
发表于 2012-7-19 11:22 | 只看该作者
高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。

该用户从未签到

8#
 楼主| 发表于 2012-7-19 12:17 | 只看该作者
yejialu 发表于 2012-7-19 11:22 / D* R" k8 p/ c5 P) J0 t. D0 f
高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。

+ N, x' l' J0 {2 L7 H' B最规范的方式是不跨分割,如必须跨分割,则加电容,现在的问题并不是不知道规范的方式是什么
! V0 Q1 c; C7 s; a' }" l7 g, b/ L( Z- ?% `; t
而我现在说的是换层后参考面发生变化,我看过公版PCB设计,里面有这种情况,也请教过布线工程师,都说这种方式是可行的,只是不知道这种方式为什么可行,向大家请教。

该用户从未签到

9#
发表于 2012-7-19 22:09 | 只看该作者
其实你的问题就是回流路径的问题:
# N, L+ H$ Q$ E" v1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径。
0 J5 h1 s. I% @* B( K! n- s2:不同NET,可在几个信号孔附近加cap,返回电流通过电容回到驱动端,最小化回流路径。同时还能减少电源地谐振,或减少电流路径感抗。但COST,空间增加。 不得已为之

该用户从未签到

10#
 楼主| 发表于 2012-7-20 09:09 | 只看该作者
qaf98 发表于 2012-7-19 22:09
& k6 @$ J% p6 v% Q& Y9 ^其实你的问题就是回流路径的问题:
8 y) o. A; A3 Q# {% v1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径 ...
% e( w, {9 R5 i4 A( M. I
谢谢这位朋友
* Y' |6 Y' j# p, A# v你说的是通常的方法。: i& q4 M, U+ P9 v: h8 a/ k
现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝合电容,又因为我在很多PCB上见过这种设计,所以我认为这是可行的,现在我是想知道为什么可行?2 l; l: H9 F, |

# _5 E/ ^& p! v+ I' h( J! ^1. 信号打孔换层了0 |  D6 k8 s) B5 S9 i7 S7 U" H3 U3 H+ T
2. 参考层改变了+ G5 _  g+ [# N  U) G; P
3. 没有缝合电容) r& B( Y) d, D$ J& Y
1 Z  {3 C; z1 |
一共3点,这种方式为什么可行?

该用户从未签到

11#
发表于 2012-7-20 09:40 | 只看该作者
对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度

该用户从未签到

12#
 楼主| 发表于 2012-7-20 12:10 | 只看该作者
yejialu 发表于 2012-7-20 09:40 . q+ {' l9 L0 R3 p' }0 |
对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度
  w, T8 F. F: A1 ~2 l, ^
不是低速信号6 D/ b& d; `/ S6 w
USB、PCIE、100MHz的CLK,都见到过。
1 u5 }7 l& H5 ~0 ^5 i" p因为我参考的是公版PCB文件,而且是不同家公司的,所以暂认为这种方法可行,但找不出理论依据。
' C, g7 K( X+ k( E9 k* C( P3 G3 |

该用户从未签到

13#
发表于 2012-7-20 12:55 | 只看该作者
在我们这不允许高速信号这样。

该用户从未签到

14#
发表于 2012-7-20 17:26 | 只看该作者
4楼说的有道理,一般都是这种处理方式!!

该用户从未签到

15#
 楼主| 发表于 2012-7-24 11:11 | 只看该作者
求高手出现哦~{:soso_e172:}
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-10 06:39 , Processed in 0.125000 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表