找回密码
 注册
关于网站域名变更的通知
查看: 9840|回复: 33
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-7-18 18:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 sandyxc 于 2012-7-19 12:20 编辑 $ s# c9 `( \: L& `
5 E) G+ T& [9 b' n3 ^
还是跨分割的老问题了& z5 G- q. U8 @' ]- q# i
* M! u5 ~; B' z% Y0 Y# a9 ]
看过一些4层板的PCB文件,常出现一些高速信号换层后跨分割,比如说 1 组USB信号,在 TOP 层参考 3.3V,然后打了 Via 换到BOTTOM 层走线,但参考层变成了GND,这样算不算跨分割?如果不算,那信号如何回流的?2 ?. t+ I7 a, P
+ k2 {! _5 O' M" i
如果信号不换层,而参考层从 3.3V 变为GND,这无疑属于跨分割,但打了 Via 后,这样的方式为什么可行?
5 }/ u4 k: K9 z
7 e4 I+ p4 P% S) y2 {我参考过公版PCB设计,也请教过布线较资深的工程师,证明这种方法是可行的,只是现在找不到理论依据
. t' S5 q' g: L* W1 |. n* H1 k, C5 i3 X- n/ P& Z! _% L
向大家请教了{:soso_e100:} ( c0 s  ^$ h( \# P& j

# ]7 A' y: h2 u" j等高手出现了~

该用户从未签到

2#
发表于 2012-7-18 19:28 | 只看该作者
电源和GND之间有平面电容,提供回流路径,不得已而为之

该用户从未签到

3#
 楼主| 发表于 2012-7-18 22:48 | 只看该作者
本帖最后由 sandyxc 于 2012-7-19 09:07 编辑 / N( _' i" P2 [5 A7 w
3345243 发表于 2012-7-18 19:28
' B: x3 ~2 }, c6 ]电源和GND之间有平面电容,提供回流路径,不得已而为之
3 `; X# D. f1 ?8 |2 G- j0 s

+ K2 j4 w- ]6 |那如果是从3.3V ,就到5V呢,也没有电容; p4 m9 U$ e/ ^6 [  L/ f5 V
) r, n5 p; z+ H
感觉不是电源和地之间的电容的原因。

该用户从未签到

4#
发表于 2012-7-19 10:07 | 只看该作者
关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换层附近加过孔把两个参考层连接起来,如果电压不同就在信号换层附近加电容,把两个参考层缝合起来。

该用户从未签到

5#
 楼主| 发表于 2012-7-19 10:34 | 只看该作者
yejialu 发表于 2012-7-19 10:07 ; }0 K+ @5 n) j! u, {4 _9 a
关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换 ...

# [) P- ~: p+ J$ w9 w对,这是最常见,也是最规范的方式,- D, p  I5 x9 B

+ _/ X' e  ?9 [3 G/ B7 P9 S但这种打孔后参考层改变的设计常见到,不知是否合理?
( g2 n$ d$ [4 e* X, V$ g个人感觉,与过孔有关系,但找不到原因。

该用户从未签到

6#
发表于 2012-7-19 11:21 | 只看该作者
本帖最后由 yejialu 于 2012-7-20 09:29 编辑
' C) S# a. r  s6 D0 h9 ~' L
& x$ Q2 A6 c2 a; a) [" S" W参考层改变之类的要加电容,而不是过孔。

该用户从未签到

7#
发表于 2012-7-19 11:22 | 只看该作者
高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。

该用户从未签到

8#
 楼主| 发表于 2012-7-19 12:17 | 只看该作者
yejialu 发表于 2012-7-19 11:22 3 }* y# N+ \4 \- v- L7 \! S6 o
高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。
  D+ d/ T% e& b
最规范的方式是不跨分割,如必须跨分割,则加电容,现在的问题并不是不知道规范的方式是什么
. {. v# _) u: d5 U$ z
5 b& C9 c  \2 t1 j/ r6 }而我现在说的是换层后参考面发生变化,我看过公版PCB设计,里面有这种情况,也请教过布线工程师,都说这种方式是可行的,只是不知道这种方式为什么可行,向大家请教。

该用户从未签到

9#
发表于 2012-7-19 22:09 | 只看该作者
其实你的问题就是回流路径的问题:
- E* }1 y! J6 _' i. [# M! F8 @9 A- U1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径。
0 y- S8 Y9 `! Y4 e2:不同NET,可在几个信号孔附近加cap,返回电流通过电容回到驱动端,最小化回流路径。同时还能减少电源地谐振,或减少电流路径感抗。但COST,空间增加。 不得已为之

该用户从未签到

10#
 楼主| 发表于 2012-7-20 09:09 | 只看该作者
qaf98 发表于 2012-7-19 22:09 # [0 D  u$ R0 `" X
其实你的问题就是回流路径的问题:
4 `9 q9 c  I/ t  o) n/ ?1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径 ...

6 y" C0 k6 K- B谢谢这位朋友) d5 V) B$ }0 M% F% O. v
你说的是通常的方法。) C  k7 b) P) V; ]5 c- k$ F$ O
现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝合电容,又因为我在很多PCB上见过这种设计,所以我认为这是可行的,现在我是想知道为什么可行?4 i; W3 C% N) E' e. M

* ^' u  ~- a, i  d1. 信号打孔换层了
+ n7 y( a7 J/ |) u- i1 s! V2. 参考层改变了
4 f* ~2 e  T: S1 e3 u1 \3. 没有缝合电容
% p! Z! j- {/ W1 }7 f3 b- D& _; m1 C1 v
一共3点,这种方式为什么可行?

该用户从未签到

11#
发表于 2012-7-20 09:40 | 只看该作者
对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度

该用户从未签到

12#
 楼主| 发表于 2012-7-20 12:10 | 只看该作者
yejialu 发表于 2012-7-20 09:40 & G# ^2 r" s7 U2 y9 C
对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度
$ z6 D$ p* k7 [9 |
不是低速信号4 q6 X+ _, S5 c( Z/ e5 U
USB、PCIE、100MHz的CLK,都见到过。
" p' T4 h' M5 N1 k& \因为我参考的是公版PCB文件,而且是不同家公司的,所以暂认为这种方法可行,但找不出理论依据。7 I( I; y6 u% l- j, E6 y1 \! u' ~

该用户从未签到

13#
发表于 2012-7-20 12:55 | 只看该作者
在我们这不允许高速信号这样。

该用户从未签到

14#
发表于 2012-7-20 17:26 | 只看该作者
4楼说的有道理,一般都是这种处理方式!!

该用户从未签到

15#
 楼主| 发表于 2012-7-24 11:11 | 只看该作者
求高手出现哦~{:soso_e172:}
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-30 12:46 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表