双面板问题

shihongjing

最近在做一个双面板，上面有一片SDRAM，速率是时钟166MHZ的，在做的时候有几个问题想请教，双面板由于没有完整地平面参考，所以是得所有线都尽量伴地走，在做SDRAM的时候，有人建议是要绕等长，数据100MIL，地址200MIL，但是这样绕完的结果如下所示（由于空间问题SDRAM与CPU的间距不能再大了，现在最长的地址线是1300多MIL），感觉上好像伴地都弄得很乱，而要是不绕的话，大概会相差400MIL，而且伴地会好看点，因为是直接拉过去的，不用绕得支离破碎。

huoyezi

166M的时钟周期6NS，长度1300MIL不会引起时序问题，不用等长。但是两层板都有走线会引起很多信号完整性问题。

shihongjing

那就是下面一种方式比较好吧。

eeicciee

huoyezi 发表于 2012-7-18 10:37
166M的时钟周期6NS，长度1300MIL不会引起时序问题，不用等长。但是两层板都有走线会引起很多信号完整性问题 ...

1 A& ^+ B1 Y8 u+ \8 D( t; D1 K不用绕等长是要看“数据最长和最短之差、地址最长和最短之差、还有地址最长和数最短之差”与速率来决定的。
1300 mils对于6ns来说是“短线”，其实也不用太过分考虑回流了。

qiangqssong

2楼、4楼说的有道理！！

shihongjing

谢谢各位建议哈，之前也做过一个DDR的双面板，等长绕了50MIL,速率是333MHZ的，伴地也伴差不多了，但最后没跑起来，不知道什么原因，

willyeing

把底层当参考地！相差400mil不是问题。

willyeing

shihongjing 发表于 2012-7-18 17:00
* `2 Q  Y7 b- i# p' A0 F谢谢各位建议哈，之前也做过一个DDR的双面板，等长绕了50MIL,速率是333MHZ的，伴地也伴差不多了，但最后没跑 ...

不必做等长的，1英寸才140ps左右的延时呀。比如CLK=200MHz，周期5ns，半周期2500ps，它的1/20=125PS，相当于700mil的走线延时啦。所以不用等长的。我连clk=400MHz的都不走等长，跑的很稳定。即DDR2-800MHz。

lap

你这是双面板啊？顶底层都走线了，信号没有参考地阻抗是无法控制的哦。除非你不控制阻抗。

eeicciee

shihongjing 发表于 2012-7-18 17:00
1 V7 A0 U& V/ r8 R5 O1 D9 g+ I谢谢各位建议哈，之前也做过一个DDR的双面板，等长绕了50MIL,速率是333MHZ的，伴地也伴差不多了，但最后没跑 ...

此图两层板？？没有参考层做不到阻抗控制，串阻也就变成阻抗突变的地方了，要了反尔影响信号。

shihongjing

是撒，只能靠伴地处理了，倒是想一层走线，另一层能铺地，BGA形式的貌似一层搞不定唉，不知道有没有人双面板DDR的走线经验分享下哈。

lisaliang0520

ddr走两层，没参考层？太不安全了吧？

willyeing

shihongjing 发表于 2012-7-20 08:45
  g3 U$ c) t' ]- ~) B/ f! N8 b, D是撒，只能靠伴地处理了，倒是想一层走线，另一层能铺地，BGA形式的貌似一层搞不定唉，不知道有没有人双面板 ...

我就是走的BGA啊，2层DDR2-800，不走等长线，跑的很稳定啥。数据线不打孔保证在top层走线，底层做参考层，所有数据线不要超过1inch，如果有串阻请靠近DDR侧这样的数据线不要超过1.5inch，地址控制单向电阻放在控制器侧。时钟做100-120的差分阻抗，在ddr侧做差分端接阻值200欧姆左右，时钟差分串接电阻可调33-100R之间。驱动如果1对1请采用半驱。

shihongjing

willyeing 发表于 2012-7-20 10:36
我就是走的BGA啊，2层DDR2-800，不走等长线，跑的很稳定啥。数据线不打孔保证在top层走线，底层做参考层， ...

* g8 O- p" |" y高手啊，可否发一个图片看看，学习下哈。还有地址线如何处理，如果是1000MIl的话估计两芯片距离挺近的吧。

willyeing

shihongjing 发表于 2012-7-20 11:13
1 |* a; X5 o4 z# I( S高手啊，可否发一个图片看看，学习下哈。还有地址线如何处理，如果是1000MIl的话估计两芯片距离挺近的吧。 ...

" s; x2 y4 K" |. T( h0 A0 n  m地址线可以打孔线长可到2.5inch，串阻。因为地址的频率只有时钟的一半。