BGA的DDR3的走线

绝。对 · 发表于 2012-8-29 15:08

anderson5198 发表于 2012-8-25 17:44 . b: h1 b- T% W
可以走出来的，第二层地，第三层要有完整的电源层。俺以前就做出好几个产品（成熟的产品）。

值得参考，谢谢！

canghaimurong · 发表于 2012-9-3 16:13

你可以参考下海思的设计，一般4层板DDR3布线，都是表底层布线，中间两层做参考

canghaimurong · 发表于 2012-9-3 16:15

这样做的好处是，利于阻抗控制，有效降低过孔数量，内层有完整参考平面，

静音 · 发表于 2012-9-5 16:46

平行等距不会有串扰吗？

designer · 发表于 2012-9-13 04:12

你真的是在做DDR3的板子吗？四层板，并且每层都布线，肯定做不到的。这样信号的完整性和电源的完整性就都没有了。做出了也没有用。

yang1400 · 发表于 2012-9-15 15:29

学习了

dqd7411 · 发表于 2012-9-19 15:48

DDR3数据线在等长方面裕量很大，拉直了走也没有问题。控制组内差分时钟和差分DQS相对延时在10mil以内，同时建议加VTT上拉，保证整个DDR3电源平面完整不能跨电源区域，地层完整以便阻抗控制。这样问题跑1个G问题不大。

timerc · 发表于 2012-9-26 17:47

不知道DDR3的地址，数据线的特征阻抗都是多少啊，有高手清楚不

绝。对 · 发表于 2012-9-27 16:26

canghaimurong 发表于 2012-9-3 16:13
$ D$ b9 R; `+ m% c8 p2 r% q9 s0 [8 l" ?你可以参考下海思的设计，一般4层板DDR3布线，都是表底层布线，中间两层做参考

假若六层板呢？

西柯一梦 · 发表于 2012-10-23 15:08

本帖最后由西柯一梦于 2012-10-23 15:13 编辑

我是一层搞定，等长，且一定区域不铺地，外围包地！二层全地，三层DDR范围全电源（DDR_VCC），四层地和数据线！

l滤波：单面布件就放DDR旁边，就近！双面布件就放DDR下面，就近！

西柯一梦 · 发表于 2012-10-23 15:12

有图有真相！

zhangjinhe · 发表于 2012-10-24 21:46

ddr这潭水好深有些东西真的好难理解啊

gjhdiy · 发表于 2012-10-28 22:21

楼主将DDR3芯片型号和芯片布局位置截个图发上来就好讨论了，DDR3用4层板也不是不可能的~~~

lcm123456 · 发表于 2013-3-4 15:18

cvntao 发表于 2012-7-18 20:59 4 ]7 Y2 s* y& _0 x7 L _
四层板的DDR电源的滤波电容已经不能够放在DDR内部了，一般都放于DDR外，但是距离一般都进，一般是集中放置 ...

这样会造成板子不稳定吧

wangshilei · 发表于 2013-3-5 10:20

现在的电脑主板大多数是4层的，一般是在表层走线，内层一电源层一个地层。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1