用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？

FRANKCHS

用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？
5 w  b1 Z% M: s/ t8 ?% D; l6 U
如使用50Ω，USB2.0的眼图的幅度只有200mV，和实际测试结果（400mV）完全不同。
) o- A- S* Y9 S9 @, ~9 F

yuxuan51

- b, P5 b7 @/ p* N$ }你实际设计画的多少那就接多少啊，最后接收端得到的电压幅值和输出阻抗，传输线特性阻抗，输入阻抗都有关系，这个可以自己先算出来对比下，我怀疑你是哪没有设置对，或者某个概念弄错了，就一张图资料太少没法判断啊，先改成普通方式看眼图试试。
9 e# R- ^1 J8 B+ k; h& Z# |: X
  g$ s, K% D, y$ C0 T大家问问题的时候尽量把资料展示的全些，最好能传上工程之类的，要是涉及到保密不方便的话可以多截几张设置参数和结果图，毕竟别人不是神仙能直接想出来问题出在哪啊

FRANKCHS

谢谢版主提醒！

详细说明一下：
- H+ d8 D8 Y  k( f
仿真手机的usb2.0布线质量，usb差分线布线的一端接BB，另一端接USB插座，此时，需仿真PCB上USB走线的质量。
, W3 Q& R7 w" @% i$ @" G( X
实际眼图测试时，我们在USB端口通过USB连接线接到测试板后再接到电脑，已知测试板两边的插座（一头连PCB，一头连电脑）间的传输线的阻抗为90Ω。此时，实际测试的高速USB2.0的眼图的幅度为400mV。

仿真时，使用快速差分仿真方式，在USB插座端的负载该如何处理？
# t! x% ^6 E8 {; L8 J
. r; A# ^7 J5 k  U+ C) I若悬空，肯定和实际不符；如分别接45Ω，则幅度为200mV，和实测幅度不符。
( b% w6 v, N! I3 d6 V& d7 K
/ M$ y' Z: \) o! [请问，大家做这类仿真时，负载如何处理才合理、正确？

2 {' D' k/ q8 D; L& W6 y谢谢！

yuxuan51

FRANKCHS 发表于 2012-7-6 15:42
谢谢版主提醒！

详细说明一下：

' b1 w! C) n8 W& ?' R, E. zUSB2.0 实际的接收端一般不会有50欧的匹配的，输入阻抗都比较大，可以加1K的电阻试试

FRANKCHS

谢谢！

0 r/ c% R, Q( L3 {! d主要是没有理论依据，可以解释为什么要接某个阻值的电阻。
. |, r8 v7 a0 i
当使用15KΩ的电阻时，仿真结果和实测结果相同（左为实测、右为仿真），但如何让别人信服呢？
/ b/ F/ A: [  D8 l; w

beyondoptic

USB是电流驱动，其输出的振幅是由驱动电流和负载阻抗决定的，所以不同阻值的负载会决定负载的幅值。

yuxuan51

FRANKCHS 发表于 2012-7-6 17:23
. f  O- y8 j/ K/ V2 N谢谢！
6 I7 y0 J, V" z- X. U" t
主要是没有理论依据，可以解释为什么要接某个阻值的电阻。

- a0 S7 |& I/ t
这个和输入端buffer模型的GND Clamp与POWER Clamp曲线有关系，你可以试着找一个USB从设备的IBIS模型，找到输入管脚的buffer，看下它的GND Clamp和POWER Clamp曲线，用电压比上电流就可以得知输入阻抗的大小了


, D* D: m1 y- S1 V7 b

这个图可以看出在0V以上电流几乎没有，V/I可以得出R趋向于为无穷大
! B4 b& k5 R' t' P
4 q; ^+ }: q% ^2 N1 u


# z4 A- a# a1 F, @0 v
这个是一个输入端对地加了50欧的电阻，可以从0V以上的V/I曲线求出输入阻抗大概为50欧

FRANKCHS

谢谢指点！
* x5 S5 Q3 d1 ?2 W) Y( O# {
但有另外一个疑惑：
6 g$ B7 i5 J% n! v
- @) |0 x, S: D/ U5 u9 h; [信号输入端的50Ω匹配（和传输线间）如何理解？如果输入端的阻抗极大，则线路的50Ω阻抗控制如何起作用？

yuxuan51

3 `6 a6 I/ j  R; x( X0 f

FRANKCHS 发表于 2012-7-11 16:28
# J/ o1 X0 H3 ~, _- j' C谢谢指点！
+ @+ x; h8 ]3 I+ K, }
$ m* s( `; d' D% Q) X6 R" r  y+ ?% W但有另外一个疑惑：

% D& B) x# T* E) K
7 u+ e- Z: f3 ?1 u# |$ ^* ]3 B这里指的是将50欧上拉到电源或者下拉地与输入阻抗匹配，即50欧和输入阻抗并联，非串联。这样很容易得出最终的输入阻抗是小的那个了。

FRANKCHS

明白了，谢谢！

Gionee

buymoreba

因为多个Port看到终端电阻式并联模式，分压比较大，所以最终电压只有200mv，用IBIS模型就正常了。