用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？

FRANKCHS

用Designer5.0仿真USB2.0眼图，终端电阻接多少合适？
3 _6 Z7 @) S% T8 q
7 P) M7 n) {3 \+ `% S0 ]2 }1 l如使用50Ω，USB2.0的眼图的幅度只有200mV，和实际测试结果（400mV）完全不同。

) h# ]' h6 n% k" e, w% R; c& W" a

yuxuan51

0 ]/ T/ s! ]' S2 j  o! N  i3 H你实际设计画的多少那就接多少啊，最后接收端得到的电压幅值和输出阻抗，传输线特性阻抗，输入阻抗都有关系，这个可以自己先算出来对比下，我怀疑你是哪没有设置对，或者某个概念弄错了，就一张图资料太少没法判断啊，先改成普通方式看眼图试试。

大家问问题的时候尽量把资料展示的全些，最好能传上工程之类的，要是涉及到保密不方便的话可以多截几张设置参数和结果图，毕竟别人不是神仙能直接想出来问题出在哪啊

FRANKCHS

谢谢版主提醒！
0 e$ f6 [  U3 I4 Q. B, e
+ I4 n1 j! @* P+ {5 n% i详细说明一下：
( U% S. R  d; B/ \& J
仿真手机的usb2.0布线质量，usb差分线布线的一端接BB，另一端接USB插座，此时，需仿真PCB上USB走线的质量。
( u6 a9 a% C( j3 f  F$ Q: f
实际眼图测试时，我们在USB端口通过USB连接线接到测试板后再接到电脑，已知测试板两边的插座（一头连PCB，一头连电脑）间的传输线的阻抗为90Ω。此时，实际测试的高速USB2.0的眼图的幅度为400mV。
$ [+ B, ^3 q" z# j3 s7 \5 n
仿真时，使用快速差分仿真方式，在USB插座端的负载该如何处理？
2 J! G& i. y. a1 H
3 J) D6 S, C2 X1 c# Z若悬空，肯定和实际不符；如分别接45Ω，则幅度为200mV，和实测幅度不符。
0 B  a" o" F" `5 L0 B3 d
请问，大家做这类仿真时，负载如何处理才合理、正确？

0 ~3 V. ]4 i8 o7 A谢谢！

yuxuan51

FRANKCHS 发表于 2012-7-6 15:42
. H; |7 t, N* }. l6 k3 }2 n谢谢版主提醒！
2 b0 g1 a/ _" r2 K$ R
详细说明一下：

; k" I, r' p  W5 g& ~
# p: `, t: S2 O4 V% ]# F- BUSB2.0 实际的接收端一般不会有50欧的匹配的，输入阻抗都比较大，可以加1K的电阻试试

FRANKCHS

谢谢！

主要是没有理论依据，可以解释为什么要接某个阻值的电阻。
  g/ b7 z) l( k: M8 }
当使用15KΩ的电阻时，仿真结果和实测结果相同（左为实测、右为仿真），但如何让别人信服呢？

beyondoptic

USB是电流驱动，其输出的振幅是由驱动电流和负载阻抗决定的，所以不同阻值的负载会决定负载的幅值。

yuxuan51

: k- H; }/ w3 ~/ B

FRANKCHS 发表于 2012-7-6 17:23
4 D( n' H/ U6 K  u  D谢谢！

2 M/ R/ v1 R9 E5 T0 J! I主要是没有理论依据，可以解释为什么要接某个阻值的电阻。

这个和输入端buffer模型的GND Clamp与POWER Clamp曲线有关系，你可以试着找一个USB从设备的IBIS模型，找到输入管脚的buffer，看下它的GND Clamp和POWER Clamp曲线，用电压比上电流就可以得知输入阻抗的大小了
. X+ k) p! ^* Q
: `* e2 r) A# _! t/ g


这个图可以看出在0V以上电流几乎没有，V/I可以得出R趋向于为无穷大



. q$ Z- b6 W# h! i, m" T
- m. X' p6 k3 k& h6 `: ~) p' I
( H$ ^9 u, _4 O* X" N0 d这个是一个输入端对地加了50欧的电阻，可以从0V以上的V/I曲线求出输入阻抗大概为50欧
$ ?6 {" k, B. r1 |# W4 S9 h9 t
; \8 i& E2 @- I7 C; d$ M2 |

FRANKCHS

谢谢指点！

但有另外一个疑惑：
+ Y7 `0 j" z( A# T" {# C7 t, R
信号输入端的50Ω匹配（和传输线间）如何理解？如果输入端的阻抗极大，则线路的50Ω阻抗控制如何起作用？

yuxuan51

' ]7 O  A) D1 c2 S

FRANKCHS 发表于 2012-7-11 16:28
- X$ H; O$ }" D$ z8 {) S谢谢指点！

但有另外一个疑惑：

9 t% a, |4 p% T4 a
这里指的是将50欧上拉到电源或者下拉地与输入阻抗匹配，即50欧和输入阻抗并联，非串联。这样很容易得出最终的输入阻抗是小的那个了。

FRANKCHS

明白了，谢谢！

Gionee

buymoreba

因为多个Port看到终端电阻式并联模式，分压比较大，所以最终电压只有200mv，用IBIS模型就正常了。