找回密码
 注册
关于网站域名变更的通知
查看: 10177|回复: 25
打印 上一主题 下一主题

[仿真讨论] 讨论差分线松耦合和紧耦合问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-5-25 10:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
因为差分线之间存在串扰,所以在外层走线时需要松耦合+ \$ s0 J& P* A! }
因为内层没有远端串扰,所以在内层走线时要紧耦合
% _5 J, {& R6 U" t# H0 h大家板砖扔过来啊 !

该用户从未签到

推荐
发表于 2022-3-15 09:52 | 只看该作者
yejialu 发表于 2012-5-30 09:564 E5 `, c7 ^7 }6 s
目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还 ...
4 i/ f9 J! X/ M2 p1 v. }+ m$ _
紧耦合<3W,松耦合>3W,那么松耦合线距没有一个区间范围吗?比如说小于多少才能耦合" v3 H5 x9 R- P

该用户从未签到

推荐
发表于 2022-9-7 09:05 | 只看该作者
目前正在研究这个问题

该用户从未签到

2#
发表于 2012-5-25 12:30 | 只看该作者
和楼主讨论一下,我也目前正遇到差分线的问题,是DDR3的三对差分线,阻抗要求是100欧,线宽为5mile,线距为7mile,请问楼主这个松耦合和紧耦合有具体的量化吗?
0 j; q) R( }$ [, y( G: k恳请赐教
  • TA的每日心情
    擦汗
    2025-9-30 15:00
  • 签到天数: 27 天

    [LV.4]偶尔看看III

    3#
    发表于 2012-5-25 12:32 | 只看该作者
    lz不会吧,差分线相位180,自身会有窜扰问题吗,好像第一次听说哎!!!

    该用户从未签到

    4#
    发表于 2012-5-25 16:04 | 只看该作者
    差分线对应该都走紧耦合比较好,跟内、外层没有多少关系!!

    该用户从未签到

    5#
    发表于 2012-5-30 09:56 | 只看该作者
    本帖最后由 yejialu 于 2012-6-1 14:33 编辑
      ?- O4 @) d$ @! X) m/ V: `5 }- L( r+ n7 w
    目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是内层。对100欧的差分对,外层不容易做到100欧。紧耦合的好处有以下几点:1,节省布线空间。2,更好地抑制共模噪声。3,更好地使走线的阻抗与过孔的阻抗匹配(过孔阻抗按60到80欧姆估计)。目前只想到这些,希望对大家有帮助。

    点评

    谢谢分享!: 5.0 支持!: 5.0
    反对!: 5.0
    紧耦合<3W,松耦合>3W,那么松耦合线距没有一个区间范围吗?比如说小于多少才能耦合  详情 回复 发表于 2022-3-15 09:52
    谢谢分享!: 5 支持!: 5 反对!: 5
    感谢分享  发表于 2019-11-16 16:59

    该用户从未签到

    6#
     楼主| 发表于 2012-5-30 20:59 | 只看该作者
    nishiyufrank 发表于 2012-5-25 12:30 - g/ j6 W, J, D% {# ]! w5 r" J
    和楼主讨论一下,我也目前正遇到差分线的问题,是DDR3的三对差分线,阻抗要求是100欧,线宽为5mile,线距为 ...

    ' e3 V9 t& _5 K$ i量化的的话没有确定的值,可以参照5楼所说的3W的法则

    该用户从未签到

    7#
     楼主| 发表于 2012-5-30 21:00 | 只看该作者
    yejialu 发表于 2012-5-30 09:56 : x6 Z' ^$ P( t1 s/ W
    目前我们做搽粉线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是 ...

    / s* ]$ ?- K$ E2 D; y4 c请问是否考虑过查分线之间的串扰?

    该用户从未签到

    8#
     楼主| 发表于 2012-5-30 21:01 | 只看该作者
    willyeing 发表于 2012-5-25 12:32
    " C( C/ ~, F. m7 Z* k! u: Nlz不会吧,差分线相位180,自身会有窜扰问题吗,好像第一次听说哎!!!

    9 c0 h2 T7 p2 u) O你可以仿真试试,  串扰是减不掉的

    该用户从未签到

    9#
    发表于 2012-6-1 10:14 | 只看该作者
    Ivan_GONG 发表于 2012-5-30 20:59
    : b, o' h. S+ p) s& x. @. T* a8 d量化的的话没有确定的值,可以参照5楼所说的3W的法则
    % e6 p1 B/ |3 \+ `- c
    谢谢楼主

    该用户从未签到

    10#
    发表于 2012-6-2 09:53 | 只看该作者
    差分紧耦合是可以抑制外界对差分对的干扰,差分对相位相反,故可将外界叠加的串扰相抵消;; }9 N: s0 e3 c+ [/ k6 t% I' j
    对于差分对内的相互串扰,还真不好说,串扰的话应该会因为相位相反,使得相位差变小,影响的话不太清楚。

    该用户从未签到

    11#
    发表于 2012-6-15 21:54 | 只看该作者
    yejialu 发表于 2012-5-30 09:56 0 O' G$ k9 }  {6 s6 B& A
    目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是 ...
    5 }  h: O; F( h( i5 ]6 j1 ^
    紧耦合会使差分线的线宽变窄,损耗增大。所以紧耦合没有想象的那么好!

    该用户从未签到

    12#
    发表于 2012-6-18 11:28 | 只看该作者
    自然有缺点,看你关注那点

    该用户从未签到

    13#
    发表于 2012-6-18 14:43 | 只看该作者
    外层差分走线奇模式与偶模式之间的传输差异是不是不可避免?这么说来差分线不适合外层走?6 y: Z3 [  P. w, E: i& S

    ' v8 m) |8 j' ~' s0 e) g. ~- ^另外,问个问题:内外层走线阻抗在制板工艺上,哪个更容易控制?

    该用户从未签到

    14#
     楼主| 发表于 2012-10-16 15:33 | 只看该作者
    高手现身吧

    该用户从未签到

    15#
    发表于 2012-10-21 12:39 | 只看该作者
    我觉着要看实际情况吧,如果外层走松耦合的时候,差分线的旁边正好有一根单根线是不可避免的,那你还会选择松耦合吗?小GONG!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-3 15:35 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表