找回密码
 注册
关于网站域名变更的通知
查看: 10208|回复: 25
打印 上一主题 下一主题

[仿真讨论] 讨论差分线松耦合和紧耦合问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-5-25 10:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
因为差分线之间存在串扰,所以在外层走线时需要松耦合
/ g: }- I& ?* t* {4 l" y3 v0 \因为内层没有远端串扰,所以在内层走线时要紧耦合' z7 m! E& G$ m1 s7 ]5 e5 w7 C
大家板砖扔过来啊 !

该用户从未签到

推荐
发表于 2022-3-15 09:52 | 只看该作者
yejialu 发表于 2012-5-30 09:56, E. S( Y* {$ b$ \3 I
目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还 ...
( A5 K5 o8 ]5 k3 W! c7 ~# X
紧耦合<3W,松耦合>3W,那么松耦合线距没有一个区间范围吗?比如说小于多少才能耦合
% R& {0 h+ e! p7 V4 {. `

该用户从未签到

推荐
发表于 2022-9-7 09:05 | 只看该作者
目前正在研究这个问题

该用户从未签到

2#
发表于 2012-5-25 12:30 | 只看该作者
和楼主讨论一下,我也目前正遇到差分线的问题,是DDR3的三对差分线,阻抗要求是100欧,线宽为5mile,线距为7mile,请问楼主这个松耦合和紧耦合有具体的量化吗?' \  D8 m( G/ p$ n- _; A
恳请赐教
  • TA的每日心情

    2025-10-24 15:00
  • 签到天数: 39 天

    [LV.5]常住居民I

    3#
    发表于 2012-5-25 12:32 | 只看该作者
    lz不会吧,差分线相位180,自身会有窜扰问题吗,好像第一次听说哎!!!

    该用户从未签到

    4#
    发表于 2012-5-25 16:04 | 只看该作者
    差分线对应该都走紧耦合比较好,跟内、外层没有多少关系!!

    该用户从未签到

    5#
    发表于 2012-5-30 09:56 | 只看该作者
    本帖最后由 yejialu 于 2012-6-1 14:33 编辑 $ Z8 k# B( O! m6 w" m+ [; Z( l! s
    . d+ L: E- p' P* D
    目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是内层。对100欧的差分对,外层不容易做到100欧。紧耦合的好处有以下几点:1,节省布线空间。2,更好地抑制共模噪声。3,更好地使走线的阻抗与过孔的阻抗匹配(过孔阻抗按60到80欧姆估计)。目前只想到这些,希望对大家有帮助。

    点评

    谢谢分享!: 5.0 支持!: 5.0
    反对!: 5.0
    紧耦合<3W,松耦合>3W,那么松耦合线距没有一个区间范围吗?比如说小于多少才能耦合  详情 回复 发表于 2022-3-15 09:52
    谢谢分享!: 5 支持!: 5 反对!: 5
    感谢分享  发表于 2019-11-16 16:59

    该用户从未签到

    6#
     楼主| 发表于 2012-5-30 20:59 | 只看该作者
    nishiyufrank 发表于 2012-5-25 12:30
    ; H' b& O+ U" l和楼主讨论一下,我也目前正遇到差分线的问题,是DDR3的三对差分线,阻抗要求是100欧,线宽为5mile,线距为 ...

    , Y! r7 K2 B1 [量化的的话没有确定的值,可以参照5楼所说的3W的法则

    该用户从未签到

    7#
     楼主| 发表于 2012-5-30 21:00 | 只看该作者
    yejialu 发表于 2012-5-30 09:56 % b+ W; K, Z% _  Q6 J4 K, n% `
    目前我们做搽粉线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是 ...
    5 g  N: i* I6 q. U* k1 _9 ]( z
    请问是否考虑过查分线之间的串扰?

    该用户从未签到

    8#
     楼主| 发表于 2012-5-30 21:01 | 只看该作者
    willyeing 发表于 2012-5-25 12:32 9 Z( n; d4 D* S; j9 q, D5 A; z
    lz不会吧,差分线相位180,自身会有窜扰问题吗,好像第一次听说哎!!!

    : n+ e7 F) ^) h- t你可以仿真试试,  串扰是减不掉的

    该用户从未签到

    9#
    发表于 2012-6-1 10:14 | 只看该作者
    Ivan_GONG 发表于 2012-5-30 20:59
    # ^& ?3 z8 U2 m0 E9 l& B2 W量化的的话没有确定的值,可以参照5楼所说的3W的法则

    / N- N- Y$ `, `3 A, Z- A# t谢谢楼主

    该用户从未签到

    10#
    发表于 2012-6-2 09:53 | 只看该作者
    差分紧耦合是可以抑制外界对差分对的干扰,差分对相位相反,故可将外界叠加的串扰相抵消;
    + a. n' y: ?) I6 b5 _2 }对于差分对内的相互串扰,还真不好说,串扰的话应该会因为相位相反,使得相位差变小,影响的话不太清楚。

    该用户从未签到

    11#
    发表于 2012-6-15 21:54 | 只看该作者
    yejialu 发表于 2012-5-30 09:56   Z2 {' S) h  l) M
    目前我们做差分线都倾向于紧耦合, 就是线间距不超过线宽的2倍为紧耦合,3倍以上为松耦合,没区分走外层还是 ...

    0 }. P  w9 h) r紧耦合会使差分线的线宽变窄,损耗增大。所以紧耦合没有想象的那么好!

    该用户从未签到

    12#
    发表于 2012-6-18 11:28 | 只看该作者
    自然有缺点,看你关注那点

    该用户从未签到

    13#
    发表于 2012-6-18 14:43 | 只看该作者
    外层差分走线奇模式与偶模式之间的传输差异是不是不可避免?这么说来差分线不适合外层走?
    8 V; K9 w3 Z* W- [, f, y. {: f2 I! W# a0 K) _+ |5 k3 y
    另外,问个问题:内外层走线阻抗在制板工艺上,哪个更容易控制?

    该用户从未签到

    14#
     楼主| 发表于 2012-10-16 15:33 | 只看该作者
    高手现身吧

    该用户从未签到

    15#
    发表于 2012-10-21 12:39 | 只看该作者
    我觉着要看实际情况吧,如果外层走松耦合的时候,差分线的旁边正好有一根单根线是不可避免的,那你还会选择松耦合吗?小GONG!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-25 14:21 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表