TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDR2_JESD79-2F 关于clock jitter部分的疑惑
& [( p9 H( j) v3 z; A, ]
- f& |' m( K$ ~% l7 t/ |4 X
4 O T7 }: d& q: E& k; s P) n
主要是关于时钟时序部分的tERR(2per), tERR (3per), tERR (4per), tERR (5per), tERR (6-10per) and tERR (11-50per)这块的理解
3 j6 K1 u* q6 S6 ~& t$ Z7 B
+ d! Y1 v2 P4 l按照上图所列的公式
( s+ {* e; t* W& D3 r$ N+ f例如当n=2的时候，这连续两个累积的时钟周期 这个是200个连续时钟中随机选择的2个时钟，还是按1-2、2-3、3-4、... 、199-200 这样去计算的呢？
) l1 \2 Y w0 K* ]
$ {: [6 y" @2 V% Z6 n% ?另外tERR (6-10per) and tERR (11-50per)这个也没理解的太清楚，是将tERR (6per), tERR (7per), ...tERR (9per), tERR (10per)的值这样算出来的么？
; e Z7 m) K* c
) F8 u2 ?2 K& l8 i
1 I" u. f2 R4 E$ Y9 J1 F' c" |' i另外就是公式里面的i与j的设置是按什么原则设置的呢？+ @2 C4 T2 [- r2 U4 x) d
" V% Q; U% R' u' M2 P* B* r, p
为何不是终止点不直接按n，这个累积和的数量应该是n值的个数吧？ |
|
/1 
发表于 2012-5-23 08:35
收藏
淘帖
支持！
反对！