DDR2_JESD79-2F：片外校准ODC的理解问题

mengzhuhao

8 U1 h# v5 z. L4 z, u) X, ^
, X0 X% R/ I. o- D8 k8 E9 [; h6 C3 _DDR2_JESD79-2F：片外校准ODC的理解问题

在看《内存原理与时序》的时候读到OCD这块，下面这段文字理解的不是特别清楚：
8 n2 f2 i5 e$ R8 ~1 O# `“OCD 的主要用意在于调整I/O 接口端的电压，来补偿上拉与下拉电阻值。目的是让DQS 与DQ 数据信号之间的偏差降低到最小。调校期间，分别测试DQS 高电平/DQ 高电平，与DQS 低电平/DQ 高电平时的同步情况，如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减一档），直到测试合格才退出OCD 操作。”

特别是“如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减一档），直到测试合格才退出OCD 操作。”这段文字，怎么个测试合格才是合格，是怎样评判的？这个片外校准的过程不是在上电初始化的过程EMRS(1)的时候进行操作就完成了吗？

* M2 q2 C5 K) F而且OCD的电阻校准过程是怎么去理解的，按照规范P36页给出的的资料信息在实际应用中是按照那些规则进行操作？

- k4 [. s' {3 M) E信息给出的四种校准模式：Drive(1)、Drive(0)、Adjust mode与OCD calibration default模式；这些在实际应用中是怎样理解使用的呢？
$ u* Z8 B0 @) F" R2 l  g- ~  L
6 ?) _1 `3 G/ a而且按照规范P35页提到的，进行ODC操作要使用突发BL=4，就是在ODC校准前先发一个MRS指令，然后满足了至少200个时钟周期后进行ODC校准（理解的就是发EMRS(1)指令了）