降低PCB板噪声有什么好办法？

Ber_thaw99

我们在设计电路板的时候，电路原理设计的很好，甚至说很优秀，但是，在调试过程中会出现各种各样的噪声，电路板不能达到预期目的，有时更甚者，不得不重新lay板子。那么怎样才能降低电路板的噪声呢?我们来分析一下。
9 `9 Y6 l7 J9 F
8 m0 N' Z% v$ P6 t2 T
一块性能良好的板子，我们电子工程师一眼就能看出其大致分布（前提是知道这块板子什么功能），这就是我们常说的功能模块分离原则。功能模块，就是有一些电子元器件组合起来，完成某种功能的电路集合。在实际设计中，我们需要将这些电子元件靠近，减小电子元件之间的布线长度以便增加电路模块的作用。其实这也不难理解，我们常见的开发板或者手机都是这么做，特别是手机，如果你将手机拆开后，你就会发现各个模块之间分离的很明显，并且各个模块都用法拉第电笼进行屏蔽。
. k' b- u8 Y+ c/ N  t( P. V

5 `( @7 [7 N+ X7 ^9 X# k. ~- F, o5 r& R上图是一个开发板的PCB，从布局中可以看出各个接口电路分离很明确，SDRAM和DDR以及SD卡接口电路等走线不会造成相互的干扰。通过将系统的模块分区，有助于信号完整性，防止系统模块之间的高频干扰，提高系统的稳定。
( R8 n  f' ^, ~5 [0 e) a5 N

8 G5 Q$ g& I' P其次，还要注意当一个PCB电路板上有模拟和数字电路时，需要将二者分开，如果非要扣一个帽子，那就有寂静区。所谓的寂静区，就是将模拟电路和数字电路或者各个功能模块之间进行物理隔离的区域。这样一来，就可以防止别的模块对该模块的干扰。在上面说的手机电路板中，寂静区很明显。注意，寂静区和电路板的地是不连接的。
) `3 L$ G8 E3 P* }9 e% X

, u6 X+ T& \! Z. W在实际电路设计中，不是每个PCB板子都是有足够的空间让我们来做寂静区，那么，在空间不允许的时候，我们该如何进行设计呢？
6 [1 E8 w7 z. Z
( b% ~7 g( K, T3 L" u
) |- @! a" I: z# s* ?& VA、使用变压器或者信号隔离元件进行设计。我们常用CMOS或者晶体三极管等元件构成的电路分离就是该意义。


" M7 x3 A6 i5 e' Y' [" zB、信号进入模块之前通过滤波电路。这种方法是预防[color=rgb(68, 68, 68) !important]ESD的常用方法，将它放在这里，也是考虑到这种方法能起到消除噪声（ESD，高频高压噪声）的作用。

# f4 `/ E7 e6 M! Y
C、使用共模电感进行信号的保护。如果不知道共模电感的作用，在原理图中我们会发现只是两个线圈，并没有什么作用。其实不然，这对于信号的稳定和噪声干扰的消除有着重要的作用。这也从另外一方面揭露出电子工程师是需要长时间的锻炼才能成长。
5 E& M+ S" h4 ~- u+ M5 w6 E9 y3 o7 s* S
- n! K. p( D# q0 B
  Q1 Y/ {* p1 v# a3 _; `& }  k8 C与电路板设计寂静区相近的一种方法是护沟技术。这种技术是将寂静区的分割铜皮去掉，形成一个裸露电路板材料的技术。而桥的概念也由此引申出来：将各个分个区连接在一起的电源，地和信号走线称为桥。护沟技术具备抗峰值电压的冲击和经典放电保护的承受能力，在一定程度上起到了降低电路板噪声的作用。在电路板设计中，与隔离区无关的布线通过护沟时，都会产生[color=rgb(68, 68, 68) !important]RF环路电流，反而更加影响电路板的性能，这点需要注意。

3 E1 j3 T$ _8 e9 n; u: w& k# p
现在，很多模拟到数字或者数字到模拟的元件在元件内部已经将两部分的地连接到了一起，典型的就是ADC和DAC器件，这些器件进行分割，要有一个标准的参考地，如果数字信号电流无法有效的回到源头，就会引起噪声产生EMI，在原理图绘制时我们发现有AGND和DGND的管脚，就是一个性能优越的器件，会减小我们的设计难度。
2 I- M( [5 }$ x+ ]; }( j, M- j( @

总的来说，将电路按照模块进行分区，分区之间设置明显的寂静区都是为了把电源和地对信号的影响减低到最小，使电路板的噪声降低到最低。