找回密码
 注册
关于网站域名变更的通知
查看: 2999|回复: 5
打印 上一主题 下一主题

[仿真讨论] DDR2T型拓扑加VTT电阻的作用何在?为了阻抗连续?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-5-5 22:12 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 eledog 于 2012-5-5 22:44 编辑 9 Q/ p! i4 I7 Q

9 B& Y% K( N' {9 R1 m$ p7 R3 C. EDDR2 的command bus ,很多规范中都说在其支点加VTT电阻50欧。从阻抗匹配的角度来说,加VTT电阻不是更加失配吗?下图是仿真出来的TDR从图中可以看到加了VTT电阻后TDR更深了。那如果不是为了阻抗匹配又为了什么呢?求解释?
4 c$ p3 l1 m2 @2 m9 i  m

该用户从未签到

2#
 楼主| 发表于 2012-5-5 22:16 | 只看该作者
补充:有人说是为了增强驱动能力,也有人说如果布线长度很短可以不用。
: A, n4 o, g( u) Y$ X8 p 照这样的说法如果cpu的驱动能满足要求,是不是就不用加VTT电阻了?

该用户从未签到

3#
发表于 2012-5-6 16:04 | 只看该作者
主要是起个上拉作用吧

该用户从未签到

4#
发表于 2012-5-7 17:33 | 只看该作者
主要起并联端接的作用!!减小阻抗不匹配带来的信号完整性问题

该用户从未签到

5#
发表于 2012-5-7 17:42 | 只看该作者
本帖最后由 shark4685 于 2012-5-7 17:43 编辑 3 ~- M( c5 s& o/ F
3 H! O- U0 y+ ~( |2 b
TDR只能测这条链路的阻抗是否连续,真正跑数字信号的时候,系统会到一个平衡状态,真正要看效果的话,要把整个链路,加载好对应的模型后,仿真得到波形后,还要把前一段时间的波形删除掉,才能看到整个系统工作时的状态,才能看到VTT得作用。
, H* I6 [3 s6 [$ Z+ U$ s2 n- B这个问题也告诉我们,学东西是要有宏观的概念,还要系统“和谐”!

该用户从未签到

6#
发表于 2012-8-19 16:58 | 只看该作者
这个电阻是不是一定要50欧呢?51呕可不可以?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-29 16:34 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表