PCB叠层怎么设计

521li

总的来说叠层设计主要要遵从两个规矩:0 O3 n5 [8 A' Q8 ^) f! |7 x) o! G5 r; C
, D. H( b# |7 d  E: E% S8 h! Y( _6 F1.每个走线层都必须有一个邻近的参考层(电源或地层)7 Q- i' T9 [1 Z5 B# v. H0 C
2.邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; W; v; l: f5 |" |3 R
8 u) X  i7 b* V8 Q. d" M
  V# u5 r3 O; ^1 X/ t! r8 g3 r6 q2 d+ d! t5 s. w" R1 \

6 }4 }9 ~% t' j+ u, w7 |) e. a
7 [$ i- L# N- v& q下面列出从两层板到八层板的叠层来进行示例讲解：

4 H, F# Z7 x* E& \' v/ J/ I$ |" z! A) D; @4 M/ T6 A( G
  ^8 S" ]' `/ z3 s; q% Q. r4 h* ?  z4 l% V2 a
一、单面PCB板和双面PCB板的叠层; Q$ }% K5 n2 j' n
. P$ A! p% X4 f- ~# X

对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。
关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。
/ e! l4 l! g: w) @; L' l单、双层板通常使用在低于10KHz的低频模拟设计中：+ F: u9 h4 D, U+ v$ D" o
8 L0 [6 f4 ?9 d) o. o5 p1）在同一层的电源走线以辐射状走线，并最小化线的长度总和；6 b+ w) L1 G, U" }
* k0 R9 ]3 I; Q. K' m! c2）走电源、地线时，相互靠近;在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取到这个回路，而不是其它地线路径；% }: ^( J+ c# Y4 [: @9 `; v- N
( L: o; t$ ?. C0 Z& ?& y7 `3)如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。
  y1 \+ [) b% k3 J' }
- i! j% }) s# O- m' @2 P) x8 N# G9 g1 S/ q( T+ D/ {' Z& ?! c
6 A6 s" Q5 {  O' J& s. v
+ {6 l0 u2 Q: X2 s二、四层板的叠层
* ?) t% y  G0 ?( z  a/ r2 _( ~

1、SIG-GND(PWR)-PWR(GND)-SIG2、GND-SIG(PWR)-SIG(PWR)-GND5 \+ O5 y0 r2 _4 F; b
; z( h. Z( ]$ _对于以上两种叠层设计，潜在的问题是对于传统的1.6mm(62mil)板厚。层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽;特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。& w7 o$ r, X. h' _* {
! X7 \( ]2 a! a+ E5 m4 c. m对于第一种方案，通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能，对于EMI性能来说并不是很好，主要要通过走线及其他细节来控制。主要注意：地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射;增大板面积，体现20H规则。
对于第二种方案，通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低，也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看，这是现有的最佳4层PCB结构。
9 k/ L  Q0 n( _* A& w注意：中间两层信号、电源混合层间距要拉开，走线方向垂直，避免出现串扰;适当控制板面积，体现20H规则;如果要控制走线阻抗，上述方案要非常小心地将走线布置在电源和接地铺铜的下边。另外，电源或地层上的铺铜之间应尽可能地互连在一起，以确保DC和低频的连接性。& _4 c8 T5 I) v1 t
' Z. F3 V+ M, h- |
2 I  z0 }7 l4 {  w+ U' L. `$ M
& }  |6 n8 f  j3 Q) ~2 ~
; Q( ^% Z4 [, B* G三、六层板的叠层* K* f5 [2 X- Y

对于芯片密度较大、时钟频率较高的设计应考虑6层板的设计，推荐叠层方式：1、SIG-GND-SIG-PWR-GND-SIG;对于这种方案，这种叠层方案可得到较好的信号完整性，信号层与接地层相邻，电源层和接地层配对，每个走线层的阻抗都可较好控制，且两个地层都是能良好的吸收磁力线。并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。- T6 {2 ?6 Q! ~& O5 d5 J
2、GND-SIG-GND-PWR-SIG-GND;对于这种方案，该种方案只适用于器件密度不是很高的情况，这种叠层具有上面叠层的所有优点，并且这样顶层和底层的地平面比较完整，能作为一个较好的屏蔽层来使用。需要注意的是电源层要靠近非主元件面的那一层，因为底层的平面会更完整。因此，EMI性能要比第一种方案好。
小结：对于六层板的方案,电源层与地层之间的间距应尽量减小，以获得好的电源、地耦合。但62mil的板厚,层间距虽然得到减小,还是不容易把主电源与地层之间的间距控制得很小。对比第一种方案与第二种方案，第二种方案成本要大大增加。因此，我们叠层时通常选择第一种方案。设计时，遵循20H规则和镜像层规则设计。8 J- {4 [6 `4 l+ w  t7 p0 Q% J8 h
( N" q9 n! u' ~' T
8 ?7 I' }4 z, }3 Q3 h" \6 ]
1 O0 T* X! {  x! a& w( N" f
四、八层板的叠层

1、由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下：    1）Signal1元件面、微带走线层* m# f. U7 U2 C# g% a* a! E
    2）Signal2内部微带走线层，较好的走线层(X方向)# I% ~- Q9 D( h5 M6 B& b
& G  p# s% O# Y6 [2 J4 O0 `    3）Ground
    4）Signal3带状线走线层，较好的走线层(Y方向)1 b& I* ^- |- L( _% A0 ~
    5）Signal4带状线走线层, }* [) L' |6 a+ L) V- x- C; m
    6）Power( [: ~0 a& g: I: ^
2 p7 I2 D3 g6 n    7）Signal5内部微带走线层% G% }" m' u3 ]. l
    8）Signal6微带走线层1 A3 Z1 o* m2 _* m* _" o
: |3 z. _$ ~& y8 F1 ~2、是第三种叠层方式的变种，由于增加了参考层，具有较好的EMI性能，各信号层的特性阻抗可以很好的控制。
    1）Signal1元件面、微带走线层，好的走线层
$ f3 ~* K4 L/ v$ ^( V/ y' ~6 S    2）Ground地层，较好的电磁波吸收能力! P9 \  x: `, o* _- j+ v8 B) ?
    3）Signal2带状线走线层，好的走线层
* w! P3 H9 P  X. ]) N    4）Power电源层，与下面的地层构成优秀的电磁吸收5.Ground地层. |7 J# r* f1 P- v, j
+ ]- p8 g" f. M( u    6）Signal3带状线走线层，好的走线层
8 }: n: D3 i/ U    7）Power地层，具有较大的电源阻抗
    8）Signal4微带走线层，好的走线层
3、最佳叠层方式，由于多层地参考平面的使用具有非常好的地磁吸收能力。
" _. Y6 E9 v1 `7 x' r1 t0 b    1）Signal1元件面、微带走线层，好的走线层
    2）Ground地层，较好的电磁波吸收能力0 \* D) s5 w7 s" G% T* @6 d# f
    3）Signal2带状线走线层，好的走线层2 A8 B! E* U6 P2 }- `6 M
    4）Power电源层，与下面的地层构成优秀的电磁吸收5.Ground地层* H. \- u6 _) e$ H% I, R
; g+ V% x  W- V8 Y# _0 t" s( u    6）Signal3带状线走线层，好的走线层
; R9 F4 e+ I0 ~" G" Q# ^: n    7）Ground地层，较好的电磁波吸收能力
9 V( ^0 I4 y+ _3 x; m    8）Signal4微带走线层，好的走线层" W2 ~$ H; H/ G, I9 s& p+ O
( D/ k8 z6 i0 ]/ h% J4 H. M: a1 ?对于如何选择设计用几层板和用什么方式的叠层，要根据板上信号网络的数量，器件密度，PIN密度，信号的频率，板的大小等许多因素。对于这些因素我们要综合考虑。
对于信号网络的数量越多，器件密度越大，PIN密度越大，信号的频率越高的设计应尽量采用多层板设计。为得到好的EMI性能最好保证每个信号层都有自己的参考层。

+ w0 h; X+ C- W& Q. B) V