layout中蛇形线和差分线怎么画的好

awesome

1． 差分走线
# H; @# U; _* y7 e差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。
差分线怎么布才是严格的等长？我怎么样测试两相的长度是等长度呢？还是我大致让他们平行走线，只是尽量可能的等长，而不是很精确的等长？既然延迟差允许1/4的时钟误差是不是其长度也可以满足两相的长度差存在1/4的误差或者是更少的误差（1/4的误差太大了，平行着走线，怎么走也差不了那么多哦呵呵：））         差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：“ a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。        b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。        c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。1 m/ T3 D5 w' p: w0 u. Z! u
8 h) h" c* m6 V; G! U' r. M; W0 m
  e! d- T. e! c! q4 s; ^' F. ^" p3 g; I
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。5 K% s$ g7 j+ S
  j6 m  X7 {1 F+ ]# W4 x8 c: |* K

; {5 O1 g1 G/ y  ^- j) p“ 误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。       误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？5 G) j# K2 z9 M8 t- I

2． 蛇形线( w, [- ?* i9 x6 G. B, x, M3 e
* u. e8 d# e* x2 M蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
7 t$ }8 s, F, F很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量。* i0 A% [  T% s- n2 u4 ]
下面是给Layout工程师处理蛇形线时的几点建议：1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。; S( a1 e0 \$ O1 ]$ U
; i. Y, t5 Q6 E5 W% b( b; B" E. y6 d- |9 p$ T+ F' f
; ]& c6 {1 r4 x8 W/ \2． 减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
% ]7 o7 u8 K7 \1 C9 t1 t) F$ e3． 带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。
4． 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
6 E$ y! h4 S2 Z1 o5 m5． 可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。
, n/ K- \/ n; U, Q" T6． 高速PCB 设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。  f' H4 {* o$ @
5 C- x( U" K4 _- L# R- y7． 有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。21ic论坛大神弹PCB走线规则经验：PCB设计不是你听了几个规则和概念就明白的，做PCB设计的人一定要精通数字和模拟电路，必须了解信号完整性问题，那可是需要认真看书，仔细思考，动手实践才能体会到的。# [5 J8 U* E+ ^4 r+ L! z9 Q
# [! u, x: w9 `7 P5 F4 D" \1 @2 W, T! i: x8 K4 d2 v) p! m
. v3 k' S) z  n5 R( D! \- ?
1、20H原则2、3W原则3、环路面积尽量小4、镜像面之间的距离尽量考虑5、数字、模拟GND的隔离和汇接6、ESD的保护嵌边7、放电火花缝8、大电压压差端之间的电气间隙9、元件布局上的重心平衡10、元件布局上的热设计11、电气地和保护地的处理12、退藕电容的位置布局13、足够小的地阻抗，尽量减小地弹问题14、走线宽度变化对信号造成的反射等问题15、所有的走线长度一定要小于其信号波长的1/2016、强电弱电之间爬电距离建议不小与2.5MM：17、PCB走线尽量呈45度！