DDR4 的CKE、CS、ODT为什么需要加上下拉电阻

xian2006 · 发表于 2023-4-10 18:17

您需要登录才可以下载或查看，没有帐号？注册

x

在做DDR4电路设计时，一般一个controller 带2片颗粒，Fly-by走线，都会省去VTT电路；
但是看到很多设计即使其他AC信号省掉了VTT，CKE、ODT、CS信号还是加了上下拉电阻，应该是做戴维南端接；

请教一下，CKE、ODT、CS为什么要特殊处理？而其他AC信号可以不做处理？

xian2006 · 发表于 2023-6-26 08:55

DDR 地址信号有1T和2T模式，1T是1/2速率，2T是1/4速率，2T模式下不接VTT 眼宽也能满足，但是CS、ODT、CKE控制信号还是1T模式

嚼出西哈范 · 发表于 2023-4-11 13:48

DDR4的地址信号用的POD驱动模型吧，都是内部做了temination的（VTT），为啥还要外接？是不是为了调整终端电阻才接的，要看上拉电阻是多少ohm

xian2006 · 发表于 2023-4-11 17:42

嚼出西哈范发表于 2023-4-11 13:48
3 q3 I0 S0 I: \DDR4的地址信号用的POD驱动模型吧，都是内部做了temination的（VTT），为啥还要外接？是不是为了调整终端电 ...

那是DATA信号吧 AC信号还是没有ODT，DDR5好像AC也有了

xian2006 · 发表于 2023-4-11 08:51

ad_gao 发表于 2023-4-10 18:46$ ~$ g* w- v1 g' V
这个你直接参考DATASHEET，上面的电路和接法都是厂家提供的典型电路。

就这三个使能型的信号做端接，不是很奇怪吗？

ad_gao · 发表于 2023-4-10 18:46

这个你直接参考DATASHEET，上面的电路和接法都是厂家提供的典型电路。

155351394 · 发表于 2023-4-10 19:02

:hug::hug::hug::hug:

155351394 · 发表于 2023-4-11 08:13

:hug::hug:

从来到北 · 发表于 2023-4-11 09:24

顶一个,学习

派崔克林 · 发表于 2023-4-11 10:48

主要是參考公版線路吧

155351394 · 发表于 2023-4-12 08:01

:hug::hug::hug::hug:

鲸侩de · 发表于 2023-4-12 12:03

顶一下，学习学习

琪琳666666 · 发表于 2023-4-19 13:54

学习一下。。

chxj002 · 发表于 2023-7-13 16:22

学习!!!!!!!!!!!!!!!!!!!!

邱R66888 · 发表于 2023-7-14 09:14

帐号		自动登录	找回密码
密码			注册

推荐内容 /1