找回密码
 注册
关于网站域名变更的通知
查看: 402|回复: 2
打印 上一主题 下一主题

请教下verilog代码的问题

[复制链接]
  • TA的每日心情
    开心
    2024-5-11 15:34
  • 签到天数: 110 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2023-3-13 11:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    always @(posedge dri_clk or negedge rst_n) begin6 T  R& q: M3 c" p- v; ~+ O7 D
        if(!rst_n) begin
    9 n" T4 n+ J' s8 V        cnt <= 5'd0;
    4 i, A9 g$ V, h        op_code <= 1'b0;
    2 t" s( E( P; r7 p        addr_t <= 1'b0;+ x6 k, l2 J" E# z; M3 f
            wr_data_t <= 1'b0;& k( Z+ Q- T/ p4 a% e
            rd_data_t <= 1'b0;. ?  c5 h; V8 i2 t7 Z$ K& k* B
            op_done <= 1'b0;0 o6 R2 R" @' G! K
            st_done <= 1'b0; 0 Y4 \) u! T# D8 x& U4 ?; B
            op_rd_data <= 1'b0;
    ; E) ~; h+ h9 ]0 W3 m9 `1 q- ^2 ~9 H        op_rd_ack <= 1'b1;% n3 ?8 m! K" o0 ~8 u- u2 l/ f
            mdio_dir <= 1'b0;% ?$ [8 V; m0 Q! O) O0 w2 i! |
            mdio_out <= 1'b1;1 |7 r9 l% u) U* E( s7 w% [! B3 U
        end& y% S6 x3 K" w# S0 l" ?
        else begin! |) T# `$ M3 U+ `' z: h/ s
            st_done <= 1'b0 ;                            8 h) y  X0 {5 x; Q9 S4 o
            cnt     <= cnt +1'b1 ;          
      |" |) r2 I; A6 F% q. Z        case(cur_state)
    : B7 v% T+ l& |+ \7 k( ^/ \1 e            st_idle : begin+ u# {: X2 D+ |; }; ]
                    mdio_out <= 1'b1;                     ; U+ i2 U' a: x) ^" Z0 T
                    mdio_dir <= 1'b0;                     
    . s2 S! z' }: x% B, v                op_done <= 1'b0;                     / \2 Q+ h' R' p$ W
                    cnt <= 7'b0;  2 H5 U. z% j; I- l/ q% r* B/ t
                    if(op_exec) begin
    # ~6 \4 X2 t5 ]6 Q4 Q1 K8 V. D/ b                    op_code <= {op_rh_wl,~op_rh_wl}; //OP_CODE: 2'b01(写)  2'b10(读) % j. _3 H+ p$ J+ v# a, Z
                        addr_t <= op_addr;1 f% n: N3 m$ p  e
                        wr_data_t <= op_wr_data;
    3 B& J9 A6 H- {  x) m% _                    op_rd_ack <= 1'b1;
    ' C& w( e) r4 m2 G$ f: a  z8 O! M% b( y                end     
      w7 w4 Y7 Q" ^. A- p+ k            end
    8 _7 ^$ q5 W0 {# B, u/ z, `+ J* ]- M# m2 D0 F- r  A$ _
    时钟沿来时,如果状态是st_idle 时,cnt到底是执行cnt  <= cnt +1'b1 还是 cnt <= 7'b0" Z6 }6 D& g) ]3 {
    , a$ w$ q# V9 t( T/ I; @7 N
      D* o  y% `' c( W

    该用户从未签到

    2#
    发表于 2023-3-13 15:39 | 只看该作者
    我是用图形化,测试的。在quarterII中

    该用户从未签到

    3#
    发表于 2023-3-31 13:22 | 只看该作者
    执行cnt <= 7'b0,以最新的一次为准
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-28 18:41 , Processed in 0.140625 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表